[發明專利]一種用于DVB-T發射機的信道內交織系統

有效

• 申請號: 202011563066.3
• 申請日: 2020-12-25
• 公開（公告）號: CN112737732B
• 公開（公告）日: 2022-10-04
• 發明（設計）人: 馬淑香;謝義方;胡婉如
• 申請（專利權）人: 中國科學院國家空間科學中心
• 主分類號: H04L1/00
• 分類號: H04L1/00;H03M13/23
• 代理公司: 北京方安思達知識產權代理有限公司 11472
• 代理人: 陳琳琳;楊青

1.一種用于DVB-T發射機的信道內交織系統，其特征在于，所述系統包括：數據流模塊、比特交織模塊、符號交織模塊和FIFO；

所述數據流模塊，用于產生符合輸出速率要求的串行比特流，輸出至比特交織模塊，并為輸出數據設置有效數據標志信號；

所述比特交織模塊，用于通過兩塊RAM的“乒乓操作”，對接收到的數據進行緩存，并且控制緩存數據的輸出速率；

所述符號交織模塊，用于使用多塊雙口RAM對從比特交織模塊讀出的串行數據進行緩存，實現符號交織；用于對從多塊雙口RAM讀出的并行數據進行計數，當計數到TPS、導頻、零的子載波位置時，進行預處理操作；

所述FIFO，用于對符號交織模塊輸出的數據流進行緩沖傳輸。

2.根據權利要求1所述的用于DVB-T發射機的信道內交織系統，其特征在于，當DVB-T發射機的星座映射方式采用QPSK模式，所述符號交織模塊內的雙口RAM為2塊，當DVB-T發射機的星座映射方式采用16QAM模式，所述符號交織模塊內的雙口RAM為4塊；當DVB-T發射機的星座映射方式采用64QAM模式，所述符號交織模塊內的雙口RAM為8塊。

3.根據權利要求2所述的用于DVB-T發射機的信道內交織系統，其特征在于，當系統采用QPSK模式，所述比特交織模塊包括：第一初始化單元、寫地址產生單元、讀地址產生單元、輸入數據流選擇單元、RAM1、RAM2和輸出數據流選擇單元；

所述第一初始化單元，用于對該模塊的各項參數進行初始化；

所述寫地址產生單元，用于對RAM1或RAM2寫入的數據進行計數，產生寫地址；

所述讀地址產生單元，用于對從RAM1或RAM2讀出的數據進行計數，產生讀地址；

所述輸入數據流選擇單元，用于通過控制RAM1和RAM2的寫使能，將數據寫入RAM1或RAM2；

所述RAM1和RAM2的深度均為3024，寬度均為1比特，寫時鐘clkw均為10.8MHz，讀時鐘clkr均為36.56MHz；

所述輸出數據流選擇單元，用于通過控制RAM1和RAM2的讀使能，將數據從RAM1或RAM2讀出。

4.根據權利要求3所述的用于DVB-T發射機的信道內交織系統，其特征在于，所述比特交織模塊的具體實現過程為：

第一初始化單元設置RAM1和RAM2的讀、寫使能均無效，即，wr_en1＝0，wr_en2＝0，rd_en1＝0，rd_en2＝0；設置寫計數器w_cnt1初始值為0；設置讀計數器r_cnt1初始值為3023；

當輸入數據流選擇單元接收到的數據流的source_valid＝1時，設置RAM1寫使能有效，wr_en1＝1，寫地址產生單元的寫計數器w_cnt1從0進行加1計數，產生RAM1寫地址w_addr1，按該地址將數據寫入RAM1；

當w_cnt1＝3023時，wr_en1置0；當r_cnt1＝3023時，rd_en2置0；兩個計數器的值都是3023時，輸出數據流選擇單元設置RAM1讀使能有效，rd_en1＝1，產生RAM1讀地址r_addr1，從RAM1讀數據；同時，輸入數據流選擇單元設置RAM2的寫使能有效，wr_en2＝1，寫地址產生單元的寫計數器w_cnt1重新從0進行加1計數，產生RAM2寫地址w_addr2，按該地址將數據寫入RAM2；

當寫地址產生單元的寫計數器w_cnt1＝3023時，wr_en2置0；當讀地址產生單元的讀計數器r_cnt1＝3023時，rd_en1置0；兩個計數器的值都是3023時，輸出數據流選擇單元設置RAM2讀使能有效，rd_en2＝1，讀地址產生單元產生RAM2讀地址r_addr2，按該地址從RAM2讀數據；同時，輸入數據流選擇單元設置RAM1的寫使能有效，wr_en1＝1，寫地址產生單元的寫計數器w_cnt1重新從0進行加1計數，產生RAM1寫地址w_addr1，按該地址將數據寫入RAM1。