[發明專利]形成具有用于堆疊裸片封裝的周邊輪廓的半導體裸片的方法

在審

• 申請號: 202011563035.8
• 申請日: 2020-12-25
• 公開（公告）號: CN113053813A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 高榮范;白宗植
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/78
• 分類號: H01L21/78
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本發明技術涉及形成具有用于堆疊裸片封裝的周邊輪廓的半導體裸片的方法。舉例來說，所述方法可包括沿著切道從晶片的后側到所述晶片的所述后側與所述晶片的前側之間的中間深度形成第一通道。所述第一通道具有第一傾斜側壁和第二傾斜側壁。接著通過沿著所述第一通道的第一側壁與第二側壁之間的區從所述晶片中的所述中間深度朝向所述晶片的所述前側進行激光切割來形成第二通道。所述第一傾斜側壁限定在第一半導體裸片的一側處的帶槽區，且所述第二傾斜側壁限定在第二半導體裸片的一側處的帶槽區。

相關申請的交叉引用

本申請要求2019年12月27日提交并且標題為“形成具有用于堆疊裸片封裝的周邊輪廓的半導體裸片的方法(METHODS OF FORMING SEMICONDUCTOR DIES WITH PERIMETERPROFILES FOR STACKED DIE PACKAGES)”的第62/954,254號以及2019年12月27日提交并且標題為“包含堆疊半導體裸片的半導體裝置組合件(SEMICONDUCTOR DEVICE ASSEMBLIESINCLUDING STACKED SEMICONDUCTOR DIES)”的第62/954,263號美國臨時申請的權益；所述美國臨時申請中的每一個以全文引用的方式并入本文中并成為本公開的一部分。

技術領域

本發明技術涉及用于形成具有用于堆疊裸片封裝的周邊輪廓的半導體裸片的方法，并且具體地說，涉及具有沿著周邊的至少一部分的帶槽區的半導體裸片。

背景技術

經封裝半導體裸片(包含存儲器芯片、微處理器芯片和成像器芯片)通常包含安裝在襯底上，且封入塑料保護蓋或由導熱蓋子覆蓋的一或多個半導體裸片。裸片可包含提供功能特征的有源電路，例如存儲器單元、處理器電路和/或成像器裝置。裸片還可或可替代地包含無源特征，例如電容器、電阻器等等。裸片還可包含電耦合到有源電路的接合墊和在保護蓋外部用于連接到更高層級的電路系統的外部端子。

為了提供額外功能性，可通過將裸片彼此堆疊而將額外半導體裸片添加到半導體裝置組合件。圖1說明半導體裝置組合件100，其中間隔帶105和/或其它材料用于使裸片104彼此隔開以提供對裸片104上的接合墊108(例如，接觸墊)的接入。間隔帶105的寬度W1比裸片104的寬度W2更小，使得焊線121可形成于接合墊108與襯底101上的接合位點120之間。如所說明，間隔帶105使半導體裸片104中的一或多個增大到高度H1。

為了減少焊線所需的豎直空間，裸片可布置成疊瓦式(shingled)堆疊，其中每一裸片從下方的裸片水平地偏移以暴露用于線接合的每一裸片的接合墊。然而，疊瓦式堆疊可能限制可以此方式堆疊的裸片的數目，這是因為堆疊中的每一連續裸片的懸垂部分增大了裸片堆疊的總占據面積。

裸片的此類疊瓦式堆疊可包含呈疊瓦式布置的多個裸片群組，所述裸片在相同的方向上(圖2)或在相反方向上(圖3)偏移。圖2說明半導體裝置組合件200，其中襯底201上的裸片的疊瓦式堆疊210包含裸片204的兩個裸片群組202和203，所述裸片群組在相同偏移方向上疊蓋且線接合到襯底201上的接合位點220。如圖2中所展示，第一裸片群組202的焊線221在第二裸片群組203的懸垂區211下方，且因此這些焊線221必須在第二裸片群組203堆疊在第一裸片群組202上方之前形成。此外，第二裸片群組203的最下裸片204必須在第一裸片群組202的最頂層裸片204上方間隔開足夠的距離以允許用于形成到其中的焊線221的空間。因此，此布置的缺點包含個別裸片204的疊瓦式堆疊占用的占據面積較大。