[發明專利]掩模板圖形OPC方法、掩模板圖形、掩模板和終端設備

在審

• 申請號: 202011562977.4
• 申請日: 2020-12-25
• 公開（公告）號: CN112631067A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 夏明;于世瑞
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: G03F1/36
• 分類號: G03F1/36
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦天雷

本發明公開了一種掩模板圖形OPC方法，包括：定義聯通圖形規則；根據所述規則通過設計規則檢測在掩模板GDS圖形標記出所有需要聯通的圖形；根據當前層設計規則和掩模等級定義需要聯通圖形的聯通方式和聯通尺寸；在掩模板GDS圖形中加入聯通圖形；僅對掩模板GDS圖形進行OPC修正，不修正聯通圖形，使聯通圖形不會被曝光；對加入聯通圖形的掩模板GDS圖形進行OPC仿真檢查，獲得最終聯通圖形。本發明還公開一種通過所述掩模板圖形OPC方法獲得的掩模板圖形，一種通過所述掩模板圖形制造的掩模板以及一種用于執行所述掩模板圖形OPC方法的終端設備。本發明制造的掩模板能消除靜電對掩模板影響，從而使得掩模板上電荷不產生聚集現象，延長掩模板使用年限。

技術領域

本發明涉及集成電路制造領域，特別涉及一種掩模板圖形OPC方法。本發明還涉及一種通過所述掩模板圖形OPC方法獲得的掩模板圖形，一種通過所述掩模板圖形制造的掩模板，一種用于執行所述掩模板圖形OPC方法的終端設備。

背景技術

掩模板是光刻工藝不可缺少的部件，將設計版圖轉移到晶圓(wafer)上，最終形成器件。掩模板附帶芯片設計，具有非常復雜線寬尺寸的圖形，在使用時很容易產生靜電(ESD)，因此需特別小心。由于掩模板材料鉻(Cr)是金屬導體的，在產生靜電的掩模板中，鉻(Cr)會產生遷移。這將造成掩模板上圖形破壞和線寬的變化，并最終可能直接導致掩模板報廢，因此改善掩模板靜電效應，能延長掩模板的使用年限。

發明內容

在發明內容部分中引入了一系列簡化形式的概念,該簡化形式的概念均為本領域現有技術簡化，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明要解決的技術問題是提供一種能將掩模板圖形中產生靜電聚集處圖形聯通的掩模板圖形OPC方法。

相應的，本發明還提供了一種通過所述掩模板圖形OPC方法獲得的掩模板圖形；

一種通過所述掩模板圖形制造的掩模板；

以及，一種用于執行所述掩模板圖形OPC方法的終端設備。

為解決上述技術問題，本發明提供的掩模板圖形OPC方法，其特征在于，包括以下步驟：

S1，定義聯通圖形規則，所述聯通圖形用于聯通產生靜電聚集處圖形；

S2，根據所述規則通過設計規則檢測在掩模板GDS圖形標記出所有需要聯通的圖形；

S3，根據當前層設計規則和掩模等級定義需要聯通圖形的聯通方式和聯通尺寸；

S4，在掩模板GDS圖形中加入聯通圖形；

S5，僅對掩模板GDS圖形進行OPC修正，不修正聯通圖形，使聯通圖形不會被曝光；

S6，對加入聯通圖形的掩模板GDS圖形進行OPC仿真檢查，獲得最終聯通圖形。

可選擇的，進一步改進所述的掩模板圖形OPC方法，所述規則包括:線寬、面積和圖形間距。

可選擇的，進一步改進所述的掩模板圖形OPC方法，所述生靜電聚集處是GDS圖形在掩模板上有鉻(Cr)覆蓋的位置。

可選擇的，進一步改進所述的掩模板圖形OPC方法，步驟S4中，先對掩模板GDS圖形進行TDOPC處理再加入聯通圖形。

可選擇的，進一步改進所述的掩模板圖形OPC方法，所述TDOPC處理包括重構時加入曝光輔助圖形Sraf。

可選擇的，進一步改進所述的掩模板圖形OPC方法，其能應用于32nm、28nm、22nm、20nm以及小于16nm的工藝平臺的掩模板圖形OPC。