[發(fā)明專利]柵極的制造方法在審
| 申請?zhí)枺?/td> | 202011561763.5 | 申請日: | 2020-12-25 |
| 公開(公告)號: | CN112701034A | 公開(公告)日: | 2021-04-23 |
| 發(fā)明(設(shè)計(jì))人: | 付崳 | 申請(專利權(quán))人: | 上海華力集成電路制造有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/336;H01L21/8234 |
| 代理公司: | 上海浦一知識產(chǎn)權(quán)代理有限公司 31211 | 代理人: | 張彥敏 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 柵極 制造 方法 | ||
本發(fā)明涉及柵極的制造方法,涉及半導(dǎo)體集成電路制造技術(shù),利用ISO區(qū)域loading效應(yīng),采用降低光刻膠的厚度,如此ISO區(qū)域光刻膠降低的速率也會相應(yīng)較慢以達(dá)到減小不同區(qū)域光刻膠厚度差異的效果;并且由于光刻膠減薄,EB1去除多晶硅柵頂層光刻膠的干刻程式強(qiáng)度也可以相應(yīng)減小,那么ISO區(qū)域EB1時(shí)可以消耗更少的光刻膠,以便增加后續(xù)EB2的defect window,而彌補(bǔ)干刻工藝過程中OX residue與SiGe film damage工藝窗口不足的問題,而達(dá)到改善HK28光刻膠回刻流程干刻工藝后缺陷的問題。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù),尤其涉及一種柵極的制造方法。
背景技術(shù)
HKMG工藝如28nm的HKMG中需要同時(shí)形成高介電常數(shù)(HK)的柵介質(zhì)層以及金屬柵(MG),在現(xiàn)有HKMG工藝通常采用后金屬柵極工藝。在后金屬柵極工藝中,通常采用虛擬柵極結(jié)構(gòu)即偽柵極結(jié)構(gòu)的多晶硅柵(Poly)即偽多晶硅柵(Dummy Poly)來形成器件的柵介質(zhì)層、溝道區(qū)和源漏區(qū),之后再進(jìn)行金屬柵的置換,即將偽柵極結(jié)構(gòu)的多晶硅柵去除(Dummy polyremove,DPR),再用金屬填充多晶硅柵的去除區(qū)域形成金屬柵。而在去除多晶硅柵之前,在多晶硅柵的頂部還形成有包括有氧化層的的硬質(zhì)掩模層(Hard Mask,HM),故在去除多晶硅柵之前需要將硬質(zhì)掩模層的氧化層去除。另半導(dǎo)體襯底上的多晶硅柵的密度和尺寸往往不同,具體的,可參閱圖1a,圖1a為現(xiàn)有的柵極制造過程之一的器件結(jié)構(gòu)示意圖,如圖1a所示半導(dǎo)體襯底100上包括空曠區(qū)110、孤立圖形區(qū)(ISO)120和密集圖形區(qū)(density)130,其器件密度逐漸增加。并偽多晶硅柵極結(jié)構(gòu)包括柵介質(zhì)層210、多晶硅柵220、以及第一氮化層231和第二氧化層232形成的硬質(zhì)掩膜層230。并多晶硅柵包括大尺寸的多晶硅柵和小尺寸的多晶硅柵。
現(xiàn)有的去除硬質(zhì)掩模層的氧化層的過程包括:步驟一、形成光刻膠310;步驟二、通過一道光刻工藝,將大塊多晶硅柵上的光刻膠打開,如圖1b所示的現(xiàn)有的柵極制造過程之一的器件結(jié)構(gòu)示意圖;步驟三、再通過一道光刻膠(PR)的回刻刻蝕(etch back,EB)即EB1,將其余多晶硅柵上的光刻膠也打開,這主要是為了克服大塊多晶硅柵上的光刻膠負(fù)載(loading),這時(shí)全部多晶硅柵已經(jīng)打開,如圖1c所示的現(xiàn)有的柵極制造過程之一的器件結(jié)構(gòu)示意圖;步驟四、再進(jìn)行第二次回刻工藝即EB2,對硬質(zhì)掩模層的第二氧化層232進(jìn)行去除,如圖1d所示的現(xiàn)有的柵極制造過程之一的器件結(jié)構(gòu)示意圖。如上所述在28nm HKMG工藝中,為避免在去除多晶硅柵的硬質(zhì)掩模層的氧化層的過程中對有源區(qū)等其他區(qū)域造成損傷(damage),會通過一道光刻膠,將其他區(qū)域保護(hù)起來,這里EB1后,要特別注意小塊多晶硅柵上光刻膠的殘余量,太高,易導(dǎo)致多晶硅柵上光刻膠沒有完全打開,造成硬掩膜層不能完全去除;但過低的光刻膠,易導(dǎo)致多晶硅柵兩側(cè)有源區(qū)(AA)表面上的鍺硅(SGe)甚至AA上沒有光刻膠保護(hù),最終會造成鎳硅化物(Nisi)或SiGe damage,而致使ISO區(qū)域光刻膠厚度較薄從而引起干刻工藝過程中OX residue與SiGe film damage工藝窗口不足。這主要是由于光刻膠在不同區(qū)域的高度差引起的,如圖1a所示光刻膠310在密集圖形區(qū)(density)130高出偽柵極結(jié)構(gòu)H1為110nm的距離,在空曠區(qū)110高出襯底h1為160nm的距離。且從密集圖形區(qū)(density)130、孤立圖形區(qū)(ISO)120至空曠區(qū)110光刻膠的頂部高度依次減小。
對此,現(xiàn)有技術(shù)的主要解決辦法為盡量增加光刻膠厚度,以減小光刻膠填充的loading效應(yīng)而彌補(bǔ)干刻工藝過程中OX residue與SiGe film damage工藝窗口不足的問題,但是實(shí)際產(chǎn)品顯示由于ISO區(qū)域過大通過增厚光刻膠很難減小此問題。
發(fā)明內(nèi)容
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力集成電路制造有限公司,未經(jīng)上海華力集成電路制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011561763.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





