[發明專利]集成電路

在審

• 申請號: 202011559384.2
• 申請日: 2020-12-25
• 公開（公告）號: CN113053872A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 王志豪;張尚文;曹敏
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/092
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 謝強;黃艷

集成電路包括在第一標準單元SC中沿著一方向間隔間距S的第一和第二主動區AR，其在第一和第二單元邊緣CE之間沿著該方向跨越第一尺寸D_l。第一和第二AR中的每一者沿著該方向跨越第一寬度W₁；在第二SC中間隔間距S的第三AR和第四AR，其在第三CE和第四CE之間沿著該方向跨過第二尺寸D_s；以及柵極堆疊從第二SC的第四CE延伸到第一SC的第一CE，其中D_s＜D_l；第三和第四AR中的每一者沿著該方向跨越第二寬度W₂；W₂W₁；以及第三CE與第二CE對準并接觸。第一和第二AR的結構與第三和第四AR的結構不同。

技術領域

本公開涉及一種集成電路。

背景技術

在集成電路(integrated circuit；IC)的設計中，具有某些功能的標準單元被高頻率重復使用。因此，那些標準單元被預先設計并包裝在單元庫(cell library)中。單元庫被提供給IC設計者以用于其特定設計。在集成電路設計期間，從單元庫中取得標準單元并將其放置在所需的位置，從而減少了設計工作。接著執行布線(routing)以連接標準單元和其他電路區域，以形成所需的集成電路。當將標準單元放置在所需位置時，遵循預先定義的設計規則。舉例來說，一個標準單元被放置靠近另一個標準單元，這兩個標準單元之間之間隔是根據預先定義的規則確定的。標準單元和單元邊界之間的保留空間會導致標準單元面積的顯著增加。所得裝置的封裝密度和效能下降。布局圖案和配置會影響標準單元的良率和設計效能。因此，期望具有集成電路布局結構及其制造方法以解決上述問題。

發明內容

本公開提供一種集成電路。集成電路包括第一標準單元、第二標準單元和多個柵極堆疊。第一標準單元沿著第一方向從第一單元邊緣跨越第一尺寸D_l到第二單元邊緣，并且沿著與第一方向正交的第二方向從第三單元邊緣跨越到第四單元邊緣，其中第一標準單元包括第一主動區和第二主動區，第一主動區和第二主動區之間沿著第一方向以第一間距間隔，并且第一主動區和第二主動區中的每一者沿著第一方向跨越第一寬度W₁。第二標準單元沿著第一方向從第五單元邊緣跨越第二尺寸D_s到第六單元邊緣，并且沿著第二方向從第七單元邊緣跨越到第八單元邊緣，其中第二標準單元包括第三主動區和第四主動區，第三主動區和第四主動區之間沿著第一方向以第一間距間隔，其中第二尺寸D_s小于第一尺寸D_l，第三主動區和第四主動區中的每一者沿著第一方向跨越第二寬度W₂，其中第二寬度W₂小于第一寬度W₁，并且第二標準單元被設置以使得第五單元邊緣與第二單元邊緣對準并接觸。多個柵極堆疊沿著第一方向定向，并且從第二標準單元的第六單元邊緣連續延伸到第一標準單元的第一單元邊緣，其中第一主動區和第二主動區的結構與第三主動區和第四主動區的結構不同。