[發明專利]一種存儲器的真實建模驗證方法、裝置、存儲介質和終端

有效

• 申請號: 202011552567.1
• 申請日: 2020-12-24
• 公開（公告）號: CN112464498B
• 公開（公告）日: 2021-11-09
• 發明（設計）人: 張新展;陳勝源;朱雨萌;張宇
• 申請（專利權）人: 芯天下技術股份有限公司
• 主分類號: G06F30/20
• 分類號: G06F30/20
• 代理公司: 佛山市海融科創知識產權代理事務所(普通合伙) 44377
• 代理人: 陳志超;唐敏珊

本發明公開了一種存儲器的真實建模驗證方法、裝置、存儲介質和終端，通過使用Verilog代碼對非易失存儲器的memory cell進行建模，在收到寫或者擦指令時，產生一個隨機數，根據隨機數對memory cell模型執行寫或擦，當檢測到操作次數達到隨機數時，使memory cell模型內的對應地址寫為0或擦為1；在對非易失存儲器控制端的驗證階段，通過Verilog代碼建立一個高度接近實際的memory cell模型，通過驗證memory cell模型去模擬非易失存儲器控制端的真實特性，能更加準確的驗證控制端操作的準確性，而且自動檢查修復操作結果則增強了驗證的自動化程度。

技術領域

本發明涉及非易失存儲器驗證技術領域，尤其涉及的是一種存儲器的真實建模驗證方法、裝置、存儲介質和終端。

背景技術

在對非易失存儲器控制端的驗證階段，往往會建立一個memory cell模型接收控制器操作并反饋操作結果。傳統做法一般是memory cell模型收到寫操作便將對應地址的存儲單元內數據寫為0，memory cell模型收到擦操作便將對應地址的存儲單元內數據置為1，現有的對這種memory cell模型的驗證方式是完全理想化的，不能反映非易失存儲器真實特性因而也不能準確驗證非易失存儲器控制器的功能。

因此，現有的技術還有待于改進和發展。

發明內容

本發明的目的在于提供一種存儲器的真實建模驗證方法、裝置、存儲介質和終端，旨在解決現有的對過于理想的memory cell模型驗證不能反映非易失存儲器真實特性，不能準確驗證非易失存儲器控制器功能的問題。

本發明的技術方案如下：一種存儲器的真實建模驗證方法，其中，具體包括以下步驟：

使用Verilog代碼對非易失存儲器的memory cell進行建模，得到memory cell模型；

接收操作指令，隨機生成一個隨機操作次數；

根據操作指令和隨機操作次數對memory cell模型內對應的地址執行相應操作；

判斷操作次數是否達到隨機操作次數，

是，則使memory cell模型內對應的地址成功執行所述操作指令；

否，則重復執行根據操作指令和隨機操作次數對memory cell模型內對應的地址執行相應操作。

所述的存儲器的真實建模驗證方法，其中，所述使用Verilog代碼對非易失存儲器的memory cell進行建模，得到memory cell模型，具體過程如下：使用Verilog代碼對非易失存儲器的memory cell進行建模，建立一個容量與非易失存儲器一致的數組，數組內設置有若干個bit，每個bit對應非易失存儲器內的一個cell，該數組即為memory cell模型。

所述的存儲器的真實建模驗證方法，其中，所述操作指令包括寫操作指令。

所述的存儲器的真實建模驗證方法，其中，所述操作指令包括擦操作指令。

所述的存儲器的真實建模驗證方法，其中，所述使memory cell模型內對應的地址成功執行所述操作指令的過程如下：使memory cell模型內對應的地址寫為0。

所述的存儲器的真實建模驗證方法，其中，所述使memory cell模型內對應的地址成功執行所述操作指令的過程如下：使memory cell模型內對應的地址擦為1。

一種存儲器的真實建模驗證裝置，其中，包括：

建模模塊，使用Verilog代碼對非易失存儲器的memory cell進行建模，得到memory cell模型；

操作次數生成模塊，接收操作指令，隨機生成一個隨機操作次數；