[發明專利]一種半導體器件的制備方法

在審

• 申請號: 202011543029.6
• 申請日: 2020-12-22
• 公開（公告）號: CN112670825A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 楊國文;唐松
• 申請（專利權）人: 度亙激光技術（蘇州）有限公司
• 主分類號: H01S5/20
• 分類號: H01S5/20;H01S5/22
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 張洋

本發明提供一種半導體器件的制備方法，涉及半導體技術領域，在襯底層形成第一電流阻擋區和第二電流阻擋區，襯底層在第一電流阻擋區和第二電流阻擋區之間的部分為通道區。在形成有第一電流阻擋區、通道區和第二電流阻擋區的襯底層上形成下包層、波導層及脊形成層。對脊形成層圖案化形成具有脊條結構的脊條層。通過圖案化使得脊形成層部分區域被刻蝕，即脊條結構對應的在襯底層上的正投影的面積相對刻蝕前變小。脊條結構配合通道區可以對電流的路徑進行有效的控制，使得電流更加集中，進而提高器件的電光轉換效率。

技術領域

本發明涉及半導體技術領域，具體而言，涉及一種半導體器件的制備方法。

背景技術

半導體器件是用半導體材料作為工作物質的激光器，具有小巧、高效、壽命長、易于集成等諸多優點，因而被廣泛應用于成像、通信、機械加工等領域。但隨著科技的進步，對于半導體器件也有了更高的需求。

現有半導體器件通常采用疊層半導體器件外延結構，但是由于其對于導通電流沒有進行有效控制，進而使得電光轉換效率較低。

發明內容

本發明的目的在于，針對上述現有技術中的不足，提供一種半導體器件的制備方法，以改善現有半導體器件因電流擴散導致電光轉換效率較低的問題。

為實現上述目的，本發明實施例采用的技術方案如下：

本發明實施例的一方面，提供一種半導體器件的制備方法，方法包括：在襯底層形成第一電流阻擋區和第二電流阻擋區，襯底層在第一電流阻擋區和第二電流阻擋區之間的部分為通道區，其中，第一電流阻擋區、第二電流阻擋區與通道區的頂面均位于同一平面；在形成有第一電流阻擋區、通道區和第二電流阻擋區的襯底層上形成下包層、波導層及脊形成層；對脊形成層圖案化形成具有脊條結構的脊條層。

可選的，在形成有第一電流阻擋區、通道區和第二電流阻擋區的襯底層上依次形成下包層、波導層及脊形成層，方法還包括：在形成有第一電流阻擋區、通道區和第二電流阻擋區的襯底層上形成下包層；在下包層上依次形成下限制層、量子阱和上限制層作為波導層；在上限制層上依次形成上包層和歐姆接觸層作為脊形成層。

可選的，對脊形成層圖案化形成具有脊條結構的脊條層包括：對上包層和歐姆接觸層圖案化形成圖案化上包層和圖案化歐姆接觸層。

可選的，對脊形成層圖案化形成具有脊條結構的脊條層之后，方法還包括：在脊條層上形成絕緣層和導電層，其中，脊條層的頂面與導電層接觸，絕緣層位于脊條層和導電層之間，且絕緣層覆蓋脊條層的側壁。

可選的，在襯底層上形成第一電流阻擋區和第二電流阻擋區包括：在襯底層上通過離子注入分別形成第一電流阻擋區和第二電流阻擋區。

可選的，在襯底層上形成第一電流阻擋區和第二電流阻擋區包括：對襯底層刻蝕形成相鄰的第一刻蝕槽和第二刻蝕槽，第一刻蝕槽和第二刻蝕槽之間具有臺面結構；在襯底層上外延生長電流阻擋層；對電流阻擋層進行表面平坦化處理以露出臺面結構，電流阻擋層經表面平坦化處理后位于第一刻蝕槽的部分為第一電流阻擋區，電流阻擋層經表面平坦化處理后位于第二刻蝕槽的部分為第二電流阻擋區，位于第一電流阻擋區和第二電流阻擋區之間的臺面結構為通道區。

可選的，通道區在襯底層的正投影區域位于脊條結構在襯底層的正投影區域之內。

可選的，第一電流阻擋區和第二電流阻擋區間隔位于通道區的兩側。

可選的，第一電流阻擋區和第二電流阻擋區繞設于通道區的外周且相互連接。

可選的，通道區為N型區，第一電流阻擋區和第二電流阻擋區為P型層；或，通道區為P型區，第一電流阻擋區和第二電流阻擋區為N型層。

本發明的有益效果包括：