[發(fā)明專利]包括硅化鈦材料的集成電路結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202011542839.X
• 申請日: 2020-12-23
• 公開（公告）號: CN113851531A
• 公開（公告）日: 2021-12-28
• 發(fā)明（設(shè)計(jì)）人: D·S·拉夫里克;G·A·格拉斯;T·T·特勒格爾;S·維什瓦納特;J·K·杰哈;J·F·理查茲;A·S·默西;S·慕克吉
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L29/45
• 分類號: H01L29/45;H01L27/088;H01L29/78;H01L21/8234
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 鄔少俊

描述了用于制造包括硅化鈦材料的集成電路結(jié)構(gòu)的方法和所得的結(jié)構(gòu)。在示例中，集成電路結(jié)構(gòu)包括半導(dǎo)體鰭狀物、柵極電極，所述半導(dǎo)體鰭狀物在襯底上方，所述柵極電極在半導(dǎo)體鰭狀物的一部分的頂部之上并且與半導(dǎo)體鰭狀物的該部分的側(cè)壁相鄰。硅化鈦材料在柵極電極的第一側(cè)處和第二側(cè)處與第一外延半導(dǎo)體源極或漏極結(jié)構(gòu)和第二外延半導(dǎo)體源極或漏極結(jié)構(gòu)中的每一個(gè)直接接觸。硅化鈦材料與第一外延半導(dǎo)體源極或漏極結(jié)構(gòu)和第二外延半導(dǎo)體源極或漏極結(jié)構(gòu)中的每一個(gè)的非平坦形貌共形并且氣密密封第一外延半導(dǎo)體源極或漏極結(jié)構(gòu)和第二外延半導(dǎo)體源極或漏極結(jié)構(gòu)中的每一個(gè)的非平坦形貌。硅化鈦材料具有包括95％或更大化學(xué)計(jì)量的TiSi₂的總原子組成。

技術(shù)領(lǐng)域

本公開的實(shí)施例在集成電路結(jié)構(gòu)的領(lǐng)域中，并且更特別地，在用于制造包括硅化鈦材料的集成電路結(jié)構(gòu)的方法及所得的結(jié)構(gòu)的領(lǐng)域中。

背景技術(shù)

在過去幾十年里，集成電路中特征的縮放一直是不斷發(fā)展的半導(dǎo)體工業(yè)背后的驅(qū)動(dòng)力。縮放到越來越小的特征使得能夠在半導(dǎo)體芯片的有限芯片面積上增加功能單元的密度。

例如，縮小晶體管尺寸允許在芯片上結(jié)合更多數(shù)量的存儲(chǔ)器或邏輯器件，從而有助于制造具有增加的容量的產(chǎn)品。然而，對越來越大容量的驅(qū)動(dòng)并非沒有問題。優(yōu)化每個(gè)器件的性能的必要性變得越來越重要。在集成電路器件的制造中，隨著器件尺寸繼續(xù)縮小，多柵極晶體管(例如，三柵極晶體管)已經(jīng)變得更加普及。在常規(guī)工藝中，三柵極晶體管一般地在體硅襯底或絕緣體上硅襯底上制造。在一些實(shí)例中，由于體硅襯底的較低成本并且與現(xiàn)有的高產(chǎn)量體硅襯底基礎(chǔ)設(shè)施兼容，因此優(yōu)選體硅襯底。然而，縮放多柵極晶體管并非沒有后果。隨著微電子電路的這些基本構(gòu)建塊的尺寸減小，并且隨著在給定區(qū)域中制造的基本構(gòu)建塊的絕對數(shù)量增加，對用于制造這些構(gòu)建塊的半導(dǎo)體工藝的約束已經(jīng)變得難以接受。

集成電路通常包括導(dǎo)電微電子結(jié)構(gòu)，導(dǎo)電微電子結(jié)構(gòu)在本領(lǐng)域中被稱為過孔，過孔用于將過孔上方的金屬線或其他互連電連接到過孔下方的金屬線或其他互連。過孔通常通過光刻工藝形成。代表性地，可以在電介質(zhì)層之上旋涂光致抗蝕劑層，可以通過圖案化的掩模將光致抗蝕劑層曝光于圖案化的光化學(xué)輻射，并且然后可以對曝光層進(jìn)行顯影，以便在光致抗蝕劑層中形成開口。接下來，通過使用光致抗蝕劑層中的開口作為蝕刻掩模，可以在電介質(zhì)層中蝕刻用于過孔的開口。該開口被稱為過孔開口。最后，可以用一種或多種金屬或其他導(dǎo)電材料填充過孔開口以形成過孔。

常規(guī)和現(xiàn)有技術(shù)制造工藝中的可變性可能會(huì)限制將它們進(jìn)一步擴(kuò)展到例如10nm或亞10nm范圍的可能性。因此，未來技術(shù)節(jié)點(diǎn)所需的功能部件的制造可能需要在當(dāng)前制造工藝中或代替當(dāng)前制造工藝引入新技術(shù)或新技術(shù)的集成。

附圖說明

圖1A示出了穿過集成電路結(jié)構(gòu)的源極或漏極區(qū)域截取的截面視圖，所述集成電路結(jié)構(gòu)在外延源極或漏極結(jié)構(gòu)上包括一硅化鈦(TiSi)層。

圖1B示出了穿過集成電路結(jié)構(gòu)的源極或漏極區(qū)域截取的截面視圖，所述集成電路結(jié)構(gòu)在外延源極或漏極結(jié)構(gòu)上包括二硅化鈦(TiSi₂)層。

圖2A和圖2B示出了根據(jù)本公開的實(shí)施例的在外延源極或漏極結(jié)構(gòu)上制造包括二硅化鈦(TiSi₂)層的集成電路結(jié)構(gòu)的方法中的用于各個(gè)操作的穿過源極或漏極區(qū)域截取的截面視圖。

圖3A-圖3E示出了根據(jù)本公開的實(shí)施例的在外延源極或漏極結(jié)構(gòu)上制造包括二硅化鈦(TiSi₂)層的集成電路結(jié)構(gòu)的方法中的用于各個(gè)操作的穿過源極或漏極區(qū)域截取的截面視圖。

圖3A1-圖3A4示出了根據(jù)本公開的實(shí)施例的各種結(jié)構(gòu)的截面視圖，所述各種結(jié)構(gòu)包括其上的高純度硅帽蓋以用于與鈦層的最終反應(yīng)。

圖4A示出了根據(jù)本公開的實(shí)施例的在源極或漏極區(qū)域上具有二硅化鈦(TiSi₂)層的半導(dǎo)體器件的截面視圖。