[發明專利]STI平坦化方法

在審

• 申請號: 202011536427.5
• 申請日: 2020-12-23
• 公開（公告）號: CN112670235A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 王妍;宋歡歡;吳建榮;馮凱
• 申請（專利權）人: 華虹半導體（無錫）有限公司;上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/306
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦健

本發明公開了一種STI平坦化方法，在半導體襯底上刻蝕形成STI溝槽；在所述STI溝槽中完成填充物淀積之后，在工藝腔內通入刻蝕氣體處理工藝，通過刻蝕氣體的刻蝕，將填充物表面的毛刺去除。本發明利用刻蝕性氣體對STI填充層進行預處理，將表面的毛刺先行刻蝕去除，然后在進行平坦化工藝，這樣由于預先去除了毛刺，平坦化時沒有毛刺顆粒摩擦晶圓表面，降低了晶圓劃傷的風險。

技術領域

本發明涉及半導體器件制造領域，特別是指一種STI平坦化方法。

背景技術

淺槽隔離，即Shallow Trench Isolation，簡稱STI。通常用于0.25um以下工藝，通過利用氮化硅掩膜經過淀積、圖形化、刻蝕硅后形成槽，并在槽中填充淀積氧化物，用于與硅隔離。

淺槽隔離(Shallow Trench Isolation；STI)技術制作主動區域之間的絕緣結構已逐漸被普遍采用。STI結構的形成通常是先在半導體基底上沉積一層氮化硅層，然后圖案化此氮化硅層形成硬掩膜。接著蝕刻基底，在相鄰的元件之間形成陡峭的溝渠。最后，在溝渠中填入氧化物形成元件隔離結構。雖然STI工藝比LOCOS工藝擁有較佳的隔離特性，然而由于等離子體破壞，可產生大量的蝕刻缺陷，且具有尖銳角落的陡峭溝渠也會導致角落寄生漏電流(Corner Parasitic leakage)，因而降低STI的隔離特性。

STI技術中的主要絕緣材料是淀積氧化物。選擇性氧化利用掩模來完成，通常是氮化硅（Si₃N₄）。掩模經過淀積、圖形化?？涛g硅后形成槽。在掩模圖形暴露的區域，熱氧化150～200?厚的氧化層之后，才能蝕硅形成槽。這種熱生長的氧化物是硅表面鈍化，并且可以使淺槽填充的淀積氧化物與硅相互隔離。它還能作為有效的阻擋層，避免器件中的側墻漏電流產生。

淺槽隔離工藝中高密度等離子體淀積后因HDP有較強的噴濺的作用，在STI溝槽填滿后其上方會形成一些小尖角，如圖1所示，這些小尖角在后續的平坦化研磨時，小尖角折斷形成顆粒容易導致晶圓劃傷。

發明內容

本發明所要解決的技術問題在于提供一種STI平坦化方法，降低在平坦化時脫落的尖刺顆粒劃傷晶圓表面的風險。

為解決上述問題，本發明所述的一種STI平坦化方法，是首先在半導體襯底上刻蝕形成STI溝槽；在所述STI溝槽中完成填充物淀積之后，在工藝腔內通入刻蝕氣體處理工藝，通過刻蝕氣體的刻蝕，將填充物表面的毛刺去除。

進一步地改進是，所述的填充物為氧化硅或者氮化硅。

進一步地改進是，所述的填充物淀積之后，由于濺射作用其具有不平整的表面，在有源區上方形成許多細小的尖刺，在進行平坦化時這些尖刺會脫落形成顆粒，劃傷晶圓表面。

進一步地改進是，所述的刻蝕氣體處理工藝，利用刻蝕氣體的刻蝕作用，將填充物表面的尖刺刻蝕掉，形成更加光滑的表面。

進一步地改進是，所述的半導體襯底為硅襯底、鍺硅襯底、砷化鎵襯底或者氮化鎵襯底。

進一步地改進是，所述的平坦化工藝為化學機械研磨工藝。

進一步地改進是，所述的刻蝕氣體為三氟化氮。

本發明所述的STI平坦化方法，利用刻蝕性氣體對STI填充層進行預處理，將表面的毛刺先行刻蝕去除，然后在進行平坦化工藝，這樣由于預先去除了毛刺，平坦化時沒有毛刺顆粒摩擦晶圓表面，降低了晶圓劃傷的風險。

附圖說明

圖1 是STI填充后表面毛刺的顯微圖。

圖2 是STI填充的表面毛刺的剖面示意圖。