[發明專利]一種低雜散電感的封裝結構

在審

• 申請號: 202011535551.X
• 申請日: 2020-12-23
• 公開（公告）號: CN112599506A
• 公開（公告）日: 2021-04-02
• 發明（設計）人: 戴志展;王宇航;李申祥
• 申請（專利權）人: 嘉興斯達半導體股份有限公司
• 主分類號: H01L25/07
• 分類號: H01L25/07;H01L23/48;H01L23/498;H01L23/367;H01L23/373
• 代理公司: 杭州九洲專利事務所有限公司 33101
• 代理人: 陳琦;陳繼亮

本發明公開了一種低雜散電感的封裝結構，包括芯片載體及固定在芯片載體頂部的芯片，且所述芯片載體及芯片的外表面包覆有用于封裝的塑封外殼，所述芯片載體為覆銅陶瓷基板，所述芯片主要包括上下并列鋪設的第一RC IGBT、第二RC IGBT及分別鋪設在兩RC IGBT上表面的第一銅橋和第二銅橋，所述第二RC IGBT的底部鋪設有第三銅橋并通過該銅橋固定設置在所述覆銅陶瓷基板上；所述第一RC IGBT的低電位側與第二RC IGBT的高點位側同側設置，所述第三銅橋延伸出塑封外殼的一端為輸入端口，所述第一銅橋和第二銅橋延伸出塑封外殼的一端分別為低電位側和高電位側的輸出端。

技術領域

本發明涉及半導體封裝技術領域，具體涉及一種低雜散電感的封裝結構。

背景技術

半導體器件在集成電路、消費電子、通信系統、光伏發電、照明、大功率電源轉換等領域都有應用；半導體封裝結構，是將芯片(或晶片)固定到相應的芯片載體上，在芯片與芯片載體完成必要的電性連接后，為了避免內部電路受到環境中的液、塵、氣體的污染，在芯片以及芯片載體上包覆一層保護用的封裝膠體以形成半導體封裝結構；但是，對于大功率半導體封裝結構而言，內部的功率器件在工作時容易產生熱量，若熱量無法及時有效地傳遞至半導體封裝結構之外，積存的熱量會大大影響芯片工作的性能，從而影響半導體封裝結構的可靠性。

隨著電力電子技術的發展，功率開關的頻率必須不斷提高來讓電子產品趨向微型化的同時，利用傳統結構的模塊形式已經很難符合需求、效率低等問題，其打線長度較長，精確的布線較為困難，給打線增加了難度。

發明內容

本發明要解決的技術問題在于，針對現有技術的上述缺陷，提供一種結構簡單，有利于終端系統高頻化,小型化的低雜散電感的封裝結構，可以初步解決傳統模塊中雜散電感偏高，過流能力不足的技術問題，利用導體間的互感以及導體的并行疊加排列方式，極大程度上降低了雜散電感。

本發明的目的是通過如下技術方案來完成的，一種低雜散電感的封裝結構，包括芯片載體及固定在芯片載體頂部的芯片，且所述芯片載體及芯片的外表面包覆有用于封裝的塑封外殼，所述芯片載體為覆銅陶瓷基板，所述芯片主要包括上下并列鋪設的第一RCIGBT、第二RC IGBT及分別鋪設在兩RC IGBT上表面的第一銅橋和第二銅橋，所述第二RCIGBT的底部鋪設有第三銅橋并通過該銅橋固定設置在所述覆銅陶瓷基板上；所述第一RCIGBT的低電位側與第二RC IGBT的高點位側同側設置，所述第二銅橋設置在低電位側的第一RC IGBT和高電位側的第二RC IGBT之間并起連接和輸出作用， 所述第三銅橋延伸出塑封外殼的一端為輸入端口，所述第一銅橋和第二銅橋延伸出塑封外殼的一端分別為低電位側和高電位側的輸出端。

進一步地，所述第一銅橋、第二銅橋和第三銅橋通過并行方式在導體面鋪設，且各銅橋間的連線方向與主電路方向一致以降低雜散電感。

進一步地，所述覆銅陶瓷基板的底部設置有用于提升封裝結構散熱效果的金屬散熱板。

進一步地，所述第一RC IGBT和第二RC IGBT均采用貼片工藝進行堆疊。

進一步地，所述塑封外殼通過注入封裝膠材的方式對芯片載體及芯片進行封裝，且塑封外殼的最大高度不低于所述芯片的頂部。

本發明的有益技術效果在于：本發明利用傳統單向開關與續流二極管并接而成的開關臂, 透過芯片設計與制程方式整合成一個僅用單一的芯片即可達到正反向島通電流的RC IGBT，同時結合了無引線鍵合與雙面燒結焊接的方式，使用了導體疊加并列的連通方式，利用最小化熱阻的芯片貼裝方法，除了無任何多余的連接,也最大化使用了負數互感來消除自感, 極大的減少了回路雜散電感與連接電阻與提高了裝封的散熱能力, 為終端系統的為高頻化,小型化提供了很好的解決方案。

附圖說明

圖1為銅橋面并行連接降低雜散電感示意圖；

圖2為連接方向與主電流方向一致降低雜散電感示意圖；