[發明專利]半導體裝置和制造方法

在審

• 申請號: 202011525906.7
• 申請日: 2016-02-22
• 公開（公告）號: CN112687711A
• 公開（公告）日: 2021-04-20
• 發明（設計）人: 小木純;藤曲潤一郎;井上晉;藤原淳志
• 申請（專利權）人: 索尼公司
• 主分類號: H01L27/146
• 分類號: H01L27/146;H01L23/488
• 代理公司: 北京信慧永光知識產權代理有限責任公司 11290
• 代理人: 王新春;曹正建

本發明提供了一種半導體裝置，包括：在第一半導體基板上的多個凸塊；在所述第一半導體基板上的所述多個凸塊之外的區域中的透鏡材料，其中，離所述透鏡材料最近的凸塊的一側與所述透鏡材料的離所述凸塊最近的一側之間的距離大于離所述透鏡材料最近的所述凸塊的直徑的兩倍，以及其中，離所述透鏡材料最近的所述凸塊的一側與所述透鏡材料的離所述凸塊最近的一側之間的距離大于所述凸塊的最小間距；和壩，所述壩形成在所述第一半導體基板上，其中所述壩形成在所述透鏡材料與所述多個凸塊之間。

本申請是申請日為2016年2月22日、發明名稱為“半導體裝置和制造方法以及電子設備”的申請號為201680005481.2專利申請的分案申請。

相關申請的交叉參考

本申請要求享有于2015年3月5日提交的日本在先專利申請JP 2015-043553的權益，其全部內容以引用的方式并入本文。

技術領域

本公開涉及一種半導體裝置和制造方法以及電子設備，具體地，涉及一種使得可以容易地進行半導體芯片的接合的半導體裝置和制造方法以及電子設備。

背景技術

設計了一種使半導體芯片電連接的技術，其通過使用凸塊的倒裝芯片接合而允許連接部分具有多個引腳和較低的電容，并且與現有技術中使用引線接合的連接相比，提高了半導體芯片之間的數據交換速度(例如，參見PTL 1)。

作為該技術的應用，有一項通過倒裝芯片接合將外圍電路堆疊在表面型固態成像裝置的光收集面側的技術。在表面型固態成像裝置的光收集面側進行倒裝芯片接合需要在光收集面上形成凸塊。然而，稱為片上透鏡的光收集結構形成在光收集面上，并且形成這些片上透鏡的有機物質等透鏡材料堆疊在包括外圍電路區域以及像素區域的整個光收集面上。因此，為了將凸塊連接到形成于半導體基板上的凸塊連接用電極焊盤，在透鏡材料上形成了開口，并且在開口上形成凸塊。

在這種情況下，開口的深度增大了透鏡材料的厚度的量，這使得難以形成高精度的凸塊。這不僅適用于固態成像裝置，而且也適用于使用聚酰亞胺等樹脂作為保護膜的元件。

如上所述，在其中在形成有凸塊的區域中存在透鏡材料的情況下，不能容易地進行半導體芯片的接合。

另一方面，存在一種其中通過使第一半導體芯片和第二半導體芯片制成彼此面對并且通過凸塊彼此接合而堆疊的固態成像裝置，其中，在第一半導體芯片中形成有光電轉換元件和連接用電極等，在第二半導體芯片中形成有A/D轉換電路、信號處理電路、邏輯運算電路等以及收集用電極。

用于相機等的固態成像裝置的像素數通常為數百萬到數千萬，因此需要大量的連接用電極；連接用電極以幾十微米的間距的高密度進行配置。

為了精確地連接以高密度配置的連接用電極，需要在第一半導體芯片和第二半導體芯片的每個上都配置對準標記，并且在基于對準標記進行精確對準的同時進行凸塊接合。

凸塊接合方法包括芯片上芯片接合(chip-on-chip bonding)方法(例如，參見PTL2)和晶片上芯片接合(chip-on-wafer bonding)方法(例如，參見PTL 3)。芯片上芯片接合方法是一種以半導體芯片為單位使半導體芯片接合的方法，該方法接合效率低并且不適于批量生產。

晶片上芯片接合方法是一種將多個第二半導體芯片接合到半導體晶片上的方法，其中，第一半導體芯片在半導體晶片上配置成矩陣形式。雖然這種方法與芯片上芯片接合方法相比提高了接合效率，但是在將第二半導體芯片逐個接合到半導體晶片上的情況下，每個半導體晶片接合所花費的時間與待接合的第二半導體芯片的數量成比例地延長。這不僅導致了生產量的下降，而且還延長了凸塊接合所需的熱處理的時間，進而增大了半導體晶片上的熱負荷。