[發明專利]內存設計方法、裝置、終端及存儲介質

有效

• 申請號: 202011519775.1
• 申請日: 2020-12-21
• 公開（公告）號: CN112560369B
• 公開（公告）日: 2023-06-27
• 發明（設計）人: 金葆暉;孫立洲
• 申請（專利權）人: 上海逸集晟網絡科技有限公司
• 主分類號: G06F30/323
• 分類號: G06F30/323
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

本發明實施例涉及通信技術領域，公開了一種內存設計方法、裝置。本發明中，內存設計方法包括：根據內存創建指令確定待設計內存的屬性信息；根據篩選指令在第一區域中顯示預設的內存單元模塊；根據屬性信息從第一區域中顯示的內存單元模塊進行選擇，生成一個或多個內存設計方案并顯示在第二區域中；其中，第二區域包括內存顯示區域，用于根據內存設計方案中各內存單元模塊的尺寸將內存單元模塊拼接并以矩形框的形式顯示；根據內存生成指令拼接內存設計方案中內存單元模塊，生成待設計內存的設計代碼。通過上述技術手段，實現圖形化的內存芯片設計，使得內存芯片的設計過程變得簡潔、明確，內存設計效率與后期維護的效率得到提高。

技術領域

本發明實施例涉及通信技術領域，特別涉及一種內存設計方法、裝置、終端及存儲介質。

背景技術

隨著科技的發展，各種終端的小型化、微型化是提高用戶體驗的重要一環。然而，終端的小型化與微型化與電子電路的集成化是無法分開的，由于各種電子產品層出不窮，人們的生活越來越依賴電子產品，因此對芯片的需求也越來越高。提高芯片的設計和生產效率是各芯片廠商亟需解決的問題。

發明人發現，在目前的相關技術中，工程師們需要使用計算機手動編寫芯片代碼，例如Verilog代碼等硬件描述語言來設計芯片中的內存部分。這種設計方式，存在設計效率低，對設計人員要求較高等弊端。同時，編寫完成后代碼文檔在后期生產過程中的維護也存在較高難度。

發明內容

本發明實施例的目的在于提供一種內存設計方法，實現了圖形化的內存芯片設計，使得芯片的設計過程變得簡潔、明確，芯片的設計效率與后期維護的效率得到提高。

為解決上述技術問題，本發明的實施例提供了一種內存設計方法，包括：根據內存創建指令確定待設計內存的屬性信息；根據篩選指令在第一區域中顯示預設的內存單元模塊；根據屬性信息從第一區域中顯示的內存單元模塊進行選擇，生成多個內存設計方案并顯示在第二區域中；其中，第二區域包括內存顯示區域，用于根據內存設計方案中各內存單元模塊的尺寸將內存單元模塊拼接并以矩形框的形式顯示；根據內存生成指令拼接內存設計方案中內存單元模塊，生成待設計內存的設計代碼。

本發明的實施例還提供了一種內存設計裝置，包括：屬性確定模塊，用于根據內存創建指令確定待設計內存的屬性信息；第一顯示模塊，用于根據篩選指令在第一區域中顯示預設的內存單元模塊；第二顯示模塊，用于根據屬性信息從第一區域中顯示的內存單元模塊進行選擇，生成多個內存設計方案并顯示在第二區域中；其中，第二區域包括內存顯示區域，用于根據內存設計方案中各內存單元模塊的尺寸將內存單元模塊拼接并以矩形框的形式顯示；代碼處理模塊，用于根據內存生成指令拼接內存設計方案中內存單元模塊，生成待設計內存的設計代碼。

本發明的實施例還提供了一種終端，包括：與至少一個處理器通信連接的存儲器；其中，存儲器存儲有可被至少一個處理器執行的指令，指令被至少一個處理器執行，以使至少一個處理器能夠執行上述的內存設計方法。

本發明的實施例還提供了一種計算機可讀存儲介質，存儲有計算機程序，計算機程序被處理器執行時實現上述的內存設計方法。

本發明實施例相對于現有技術而言，將待設計內存的尺寸以可視化方式進行顯示，用戶能夠直觀地選擇現有的內存單元模塊來進行拼接，后臺將自動根據拼接好的方案生成待設計內存的設計代碼，提高了內存設計的效率。

另外，本實施例中根據內存生成指令拼接內存設計方案中內存單元模塊，生成待設計內存的設計代碼，包括：根據內存創建指令確定待設計內存的主芯片的寬度和地址深度；根據主芯片的寬度拼接第二區域中內存單元模塊的寬度；根據主芯片的地址深度拼接第二區域中內存單元模塊的地址深度。通過以上技術手段，自動拼接內存的寬度和地址深度，進一步提高用戶設計內存的效率。