[發明專利]集成電路設計的驗證方法、驗證裝置以及存儲介質

有效

• 申請號: 202011514297.5
• 申請日: 2020-12-21
• 公開（公告）號: CN112597718B
• 公開（公告）日: 2023-10-03
• 發明（設計）人: 張劍峰;王斌;鄢傳欽
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: G06F30/33
• 分類號: G06F30/33
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云;王薇

一種集成電路設計的驗證方法、驗證裝置及存儲介質。該驗證方法包括根據使用測試用例組對該集成電路設計進行仿真得到的功能覆蓋率報告確定該測試用例組中的重復測試用例。該集成電路設計的預期功能對應多個功能覆蓋單元，該測試用例組包括多個測試用例，該多個測試用例的每個覆蓋該多個功能覆蓋單元中的至少一個，該重復測試用例所覆蓋的功能覆蓋單元被其它測試用例完全覆蓋。該驗證方法可以有效提高驗證效率。

技術領域

本公開的實施例涉及一種集成電路設計的驗證方法、驗證裝置以及存儲介質。

背景技術

在集成電路的設計中，需要用硬件描述語言(也即硬件編程語言)將硬件電路形成為寄存器傳輸級邏輯代碼，使用驗證工具對該邏輯代碼進行仿真驗證后再通過綜合工具將邏輯代碼轉換為門級電路網表，然后再使用自動布局布線工具將網表轉換為要實現的具體電路布線結構。隨著集成電路技術的不斷發展，芯片的規模和復雜度在不斷提升，驗證時間也越來越長，如何提高驗證效率、縮短驗證時長是本領域關注的問題。

發明內容

本公開至少一實施例提供一種集成電路設計的驗證方法，包括：根據使用測試用例組對所述集成電路設計進行仿真得到的功能覆蓋率報告確定所述測試用例組中的重復測試用例。所述集成電路設計的預期功能對應多個功能覆蓋單元，所述測試用例組包括多個測試用例，所述多個測試用例的每個覆蓋所述多個功能覆蓋單元中的至少一個，所述重復測試用例所覆蓋的功能覆蓋單元被其它測試用例完全覆蓋。

在一些示例中，所述驗證方法還包括：將所述重復測試用例從所述測試用例組中移除以對所述測試用例組進行優化。

在一些示例中，所述驗證方法還包括：將優化后的測試用例組用于對所述集成電路設計進行仿真。

在一些示例中，所述功能覆蓋單元為所述集成電路設計的預期功能的最小功能覆蓋單元。

在一些示例中，根據使用測試用例組對所述集成電路設計進行仿真得到的功能覆蓋率報告確定所述測試用例組中的重復測試用例包括：從所述功能覆蓋率報告中提取所述多個測試用例中每個所覆蓋的功能覆蓋單元信息，以及對所述多個功能覆蓋單元中被多個測試用例所覆蓋的功能覆蓋單元進行標記。

在一些示例中，所述驗證方法還包括：根據所述功能覆蓋率報告確定所述集成電路設計的預期功能對應的多個功能覆蓋單元是否被所述測試用例組完全覆蓋。

在一些示例中，所述驗證方法還包括：當所述集成電路設計的預期功能對應的多個功能覆蓋單元未被所述測試用例組完全覆蓋，向所述測試用例組中添加新的測試用例以對所述集成電路設計進行仿真。

在一些示例中，在所述仿真中使用所述測試用例組觸發所述集成電路設計產生至少一個功能行為，將所述至少一個功能行為與所述集成電路設計的預期功能進行對比以生成所述功能覆蓋率報告，所述功能覆蓋率報告顯示出所述集成電路設計的預期功能對應的多個功能覆蓋單元被所述測試用例組覆蓋的情況。

在一些示例中，所述集成電路設計使用硬件編程語言實現。

本公開至少一實施例還提供一種集成電路設計的驗證裝置，包括處理器，以及存儲器。所述存儲器中存儲有計算機可執行代碼，當所述計算機可執行代碼被執行時，執行上述任一實施例提供的驗證方法。

本公開至少一實施例還提供一種計算機可讀存儲介質，其上存儲有計算機可執行代碼，所述計算機可執行代碼在被執行時，執行上述任一實施例提供的驗證方法。

本公開至少一實施例還提供一種集成電路設計的驗證裝置，包括重復測試用例確定單元，所述重復測試用例確定單元配置為根據使用測試用例組對所述集成電路設計進行仿真得到的功能覆蓋率報告確定所述測試用例組中的重復測試用例，其中，所述集成電路設計的預期功能對應多個功能覆蓋單元，所述測試用例組包括多個測試用例，所述多個測試用例的每個覆蓋所述多個功能覆蓋單元中的至少一個，所述重復測試用例所覆蓋的功能覆蓋單元被其它測試用例完全覆蓋。

附圖說明