[發明專利]修調熔絲讀取電路

在審

• 申請號: 202011508363.8
• 申請日: 2020-12-18
• 公開（公告）號: CN114647272A
• 公開（公告）日: 2022-06-21
• 發明（設計）人: 王歡;于翔;謝程益
• 申請（專利權）人: 圣邦微電子（北京）股份有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26;G01R31/74
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;張靖琳

1.一種修調熔絲讀取電路，其中，包括：

修調熔絲狀態讀取單元，包括第一支路和第二支路，所述第一支路通過第一電阻與電源端連接，所述第二支路通過修調熔絲與電源端連接，所述修調熔絲狀態讀取單元還接收熔絲讀取信號，用于在所述熔絲讀取信號有效時基于所述第一電阻判斷所述修調熔絲的熔斷狀態；

偏置電流產生單元，與所述修調熔絲狀態讀取單元連接，用于向所述修調熔絲狀態讀取單元提供偏置電流。

2.根據權利要求1所述的修調熔絲讀取電路，其中，所述第一電阻的阻值大于所述修調熔絲未熔斷時的阻值，且所述第一電阻的阻值小于所述修調熔絲未完全熔斷時的阻值。

3.根據權利要求1所述的修調熔絲讀取電路，其中，所述偏置電流小于預設閾值。

4.根據權利要求1所述的修調熔絲讀取電路，其中，所述修調熔絲狀態讀取單元包括：

第一晶體管，位于所述第一支路上，源極與所述第一電阻連接；

第二晶體管，位于所述第二支路上，源極與所述修調熔絲連接；

第一反相器，輸入端與所述第二晶體管的漏極連接，輸出端輸出表征所述修調熔絲的熔斷狀態的狀態信號，

其中，所述第一晶體管與所述第二晶體管構成電流鏡，且所述第一晶體管和所述第二晶體管和所述第三晶體管均為PMOS晶體管。

5.根據權利要求4所述的修調熔絲讀取電路，其中，所述第一晶體管的寬長比與所述第二晶體管的寬長比的比例關系為n:1，n為正數。

6.根據權利要求5所述的修調熔絲讀取電路，其中，所述修調熔絲狀態讀取單元還包括：

第三晶體管，源極與電源端連接，所述第三晶體管的柵極接收所述熔絲讀取信號，所述第三晶體管的漏極與所述第二晶體管的漏極連接，

其中，所述第三晶體管為PMOS晶體管。

7.根據權利要求5所述的修調熔絲讀取電路，其中，所述偏置電流產生單元包括：

第二反相器，輸入端接收所述熔絲讀取信號；

第四晶體管，源極與電源端連接，所述第四晶體管的柵極與所述第二反相器的輸出端連接；

第五晶體管，所述第五晶體管的漏極通過第二電阻與所述第四晶體管的漏極連接，所述第五晶體管的源極與參考地連接，所述第五晶體管的柵極與所述第二反相器的輸出端連接；

第六晶體管，所述第六晶體管的漏極與所述第五晶體管的漏極連接，所述第六晶體管的柵極與所述第六晶體管的漏極連接，所述第六晶體管的源極與參考地連接；

第七晶體管，所述第七晶體管的漏極與所述第一晶體管的漏極連接，所述第七晶體管的源極與參考地連接；

第八晶體管，所述第八晶體管的漏極與所述第二晶體管的漏極連接，所述第八晶體管的源極與參考地連接，

其中，所述第六晶體管與所述第七晶體管構成電流鏡，且所述第六晶體管與所述第八晶體管構成電流鏡，且所述第四晶體管為PMOS晶體管，所述第五晶體管、所述第六晶體管、所述第七晶體管和所述第八晶體管均為NMOS晶體管。

8.根據權利要求7所述的修調熔絲讀取電路，其中，所述第七晶體管的寬長比與所述第八晶體管的寬長比的比例關系為n:1。

9.根據權利要求6所述的修調熔絲讀取電路，其中，所述偏置電流產生單元包括：

第一電流源，連接于所述第一晶體管的漏極與參考地之間，用于向所述第一支路提供第一偏置電流；

第二電流源，連接于所述第二晶體管的漏極與參考地之間，用于向所述第二支路提供第二偏置電流。

10.根據權利要求9所述的修調熔絲讀取電路，其中，所述第一偏置電流與所述第二偏置電流的比例關系為n:1。

11.根據權利要求9所述的修調熔絲讀取電路，其中，所述第一偏置電流與所述第二偏置電流均小于預設閾值。

12.根據權利要求5、8和10中任一項所述的修調熔絲讀取電路，其中，n等于1。