[發(fā)明專利]64B/66B轉(zhuǎn)換的serdes架構(gòu)

在審

• 申請?zhí)枺?/td>: 202011504058.1
• 申請日: 2020-12-18
• 公開（公告）號(hào): CN112543158A
• 公開（公告）日: 2021-03-23
• 發(fā)明（設(shè)計(jì)）人: 李寧;宣學(xué)雷
• 申請（專利權(quán)）人: 深圳市紫光同創(chuàng)電子有限公司
• 主分類號(hào): H04L25/49
• 分類號(hào): H04L25/49
• 代理公司: 深圳國新南方知識(shí)產(chǎn)權(quán)代理有限公司 44374
• 代理人: 胡志桐

1.一種64B/66B轉(zhuǎn)換的serdes架構(gòu)，其特征在于，包括XLGMII、PCS層和PMA層，配置所述PCS層和所述PMA層的接口位寬為66bit。

2.根據(jù)權(quán)利要求1所述的64B/66B轉(zhuǎn)換的serdes架構(gòu)，其特征在于，所述PCS層包括PCS發(fā)送裝置，所述PCS發(fā)送裝置包括編碼模塊和擾碼模塊，

所述編碼模塊，用于將所述XLGMII的接口數(shù)據(jù)編碼為64B_66B塊數(shù)據(jù)；

所述擾碼模塊，用于將所述64B_66B塊數(shù)據(jù)進(jìn)行擾碼。

3.根據(jù)權(quán)利要求2所述的64B/66B轉(zhuǎn)換的serdes架構(gòu)，其特征在于，所述PMA層包括PMA發(fā)送裝置。

4.根據(jù)權(quán)利要求3所述的64B/66B轉(zhuǎn)換的serdes架構(gòu)，其特征在于，所述PCS發(fā)送裝置、PMA發(fā)送裝置處于同一個(gè)時(shí)鐘域。

5.根據(jù)權(quán)利要求1所述的64B/66B轉(zhuǎn)換的serdes架構(gòu)，其特征在于，所述PCS層包括PCS接收裝置，所述PCS接收裝置包括塊同步模塊、解擾碼模塊和解碼模塊，

所述塊同步模塊，用于根據(jù)塊同步頭信息對接收的64B_66B塊數(shù)據(jù)進(jìn)行同步界定；

所述解擾碼模塊，用于對所述64B_66B塊數(shù)據(jù)進(jìn)行解擾碼；

所述解碼模塊，用于將所述解擾碼后的64B_66B塊數(shù)據(jù)進(jìn)行解碼并發(fā)送至所述XLGMII。

6.根據(jù)權(quán)利要求5所述的64B/66B轉(zhuǎn)換的serdes架構(gòu)，其特征在于，所述PMA層包括PMA接收裝置。

7.根據(jù)權(quán)利要求6所述的64B/66B轉(zhuǎn)換的serdes架構(gòu)，其特征在于，所述PCS接收裝置、PMA接收裝置處于同一個(gè)時(shí)鐘域。