[發明專利]集成芯片

在審

• 申請號: 202011498189.3
• 申請日: 2020-12-17
• 公開（公告）號: CN113161411A
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 賈漢中
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78;H01L27/11507
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 王宇航;黃艷

本文各實施例公開了一種集成芯片，包括位于基板上方的鐵電結構。一對源極/漏極區設置于基板中。柵極介電層位于基板上方，并且在源極/漏極區之間被橫向隔開。鐵電結構位于柵極介電層上方。鐵電結構包括鐵電層及側壁間隔物結構，其中側壁間隔物結構連續橫向地包繞鐵電層。鐵電層包括第一金屬氧化物，且側壁間隔物結構包括不同于第一金屬氧化物的第二金屬氧化物。

技術領域

本發明實施例涉及一種集成芯片，特別涉及一種具有側壁間隔物結構以提高鐵電式存儲器裝置的切換性能的集成芯片。

背景技術

許多現代電子裝置包括非易失性存儲器。非易失性存儲器為能在無電源的情況下存儲數據的電子存儲器。對下一代非易失性存儲器而言，有希望的候選者為鐵電式隨機存取存儲器(ferroelectric random-access memory,FeRAM)。FeRAM具有相對簡單的結構，并且與互補式金屬氧化物半導體(complementary metal–oxide–semiconductor,CMOS)邏輯制造工藝兼容。

發明內容

本發明實施例提供一種集成芯片，包括：一對源極/漏極區，設置于基板中；柵極介電層，設置于基板上方并橫向設置于該對源極/漏極區之間；及鐵電結構，位于柵極介電層上方，其中鐵電結構包括鐵電層及側壁間隔物結構，其中側壁間隔物結構連續橫向地包繞鐵電層，且其中鐵電層包括第一金屬氧化物，且側壁間隔物結構包括不同于第一金屬氧化物的第二金屬氧化物。

本發明實施例提供一種集成芯片，包括：半導體裝置，設置于基板上；第一層間介電質(inter-level dielectric,ILD)結構，位于半導體裝置及基板上方；及偏振切換結構，位于第一ILD結構上方并電性耦合至半導體裝置，其中偏振切換結構包括鐵電結構，其設置于第一導電結構及第二導電結構之間，其中鐵電結構包括鐵電層及側壁間隔物結構，其中側壁間隔物結構橫向包圍鐵電層，且其中鐵電層的介電常數大于側壁間隔物結構的介電常數。

本發明實施例提供一種鐵電式存儲器裝置的形成方法，包括：形成第一導電結構于基板上方；形成介電結構于基板上方，使得介電結構包括定義開口的側壁，開口露出第一導電結構的上表面；沿著第一導電結構的上表面選擇性沉積自組裝單層(self-assembledmonolayer,SAM)；沿著介電結構的側壁及介電結構的上表面，選擇性沉積側壁間隔物層，其中SAM被配置用以阻止側壁間隔物層沿著SAM的上表面沉積；進行移除工藝，以從第一導電結構的上表面移除SAM；沉積鐵電膜于第一導電結構及側壁間隔物層上方；對鐵電膜及側壁間隔物層進行平坦化工藝，從而分別形成鐵電層及側壁間隔物結構；及形成第二導電結構于鐵電層及側壁間隔物結構上方。

附圖說明

本公開的各面向從以下詳細描述中配合附圖可最好地被理解。應強調的是，依據業界的標準做法，各種部件并未按照比例繪制且僅用于說明的目的。事實上，為了清楚討論，各種部件的尺寸可任意放大或縮小。

圖1示出具有鐵電式存儲器裝置的集成芯片的一些實施例的剖面圖，上述鐵電式存儲器裝置具有橫向圍繞鐵電層的側壁間隔物結構。

圖2是根據線A-A'，示出圖1的集成芯片的一些替代實施例的俯視圖。

圖3、圖4、圖5A、圖5B及圖6A至圖6D示出圖1的集成芯片的一些替代實施例的剖面圖。

圖7A及圖7B示出具有鐵電式存儲器裝置的集成芯片的一些實施例的剖面圖，上述鐵電式存儲器裝置具有橫向圍繞鐵電層的側壁間隔物結構。

圖8、圖9、圖10A、圖10B、圖11至圖13、圖14A、圖14B、圖15至圖16示出第一方法的一些實施例的一系列各種視圖，上述第一方法用于形成具有鐵電式存儲器裝置的集成芯片，上述鐵電式存儲器裝置具有橫向包圍鐵電層的側壁間隔物結構。