[發明專利]自舉型半橋驅動器共模電壓變化率耐受測試裝置及方法

在審

• 申請號: 202011494935.1
• 申請日: 2020-12-17
• 公開（公告）號: CN112684318A
• 公開（公告）日: 2021-04-20
• 發明（設計）人: 薛超;田濤
• 申請（專利權）人: 聚辰半導體股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 上海元好知識產權代理有限公司 31323
• 代理人: 包姝晴;張靜潔

本發明提供一種自舉型半橋驅動器共模電壓變化率耐受測試裝置，包含：待測半橋驅動電路；升壓單元，連接設置在功率電源和半橋驅動電路之間，通過升壓單元生成用于測試半橋驅動電路共模電壓變換率的沖擊電流，并保證半橋驅動電路的共模電壓變化率在安全耐受范圍內；采樣單元，其輸入端連接升壓單元，獲取升壓單元的工作電流，并對工作電流進行采樣，生成采樣電流；比較單元，連接設置在采樣單元與升壓單元之間，當比較單元判斷采樣電流是落在升壓單元安全工作電流范圍內時，比較單元生成用于驅動升壓單元工作的驅動信號，比較單元還用于調節所述升壓單元安全工作電流范圍。本發明還提供一種自舉型半橋驅動器共模電壓變化率耐受測試方法。

技術領域

本發明涉及電子技術領域，特別涉及一種自舉型半橋驅動器共模電壓變化率耐受測試裝置及方法。

背景技術

如圖1所示，自舉型半橋驅動IC(Integrated circuit集成電路)因為需要連接到半橋的橋臂中點，會工作在高dv/dt(共模電壓變換率)的條件下，因此，自舉型半橋驅動IC對dv/dt的耐受能力是一個非常重要的指標。目前業內測試該耐受能力最常用的方法通過如圖1所示的測試電路來進行的。

圖1中的測試電路包含電感L、二極管D1、NMOS管Q1，低壓門驅動器(LSGD Low SideGate Driver)、電阻Rg2以及待測試的自舉型半橋驅動IC(以下簡稱為半橋驅動IC)。其中，半橋驅動IC包含HB腳、HO腳、HS腳、LO腳、GND腳、HI腳、LI腳。HI和LI腳用于輸入互補的PWM信號。HB腳連接電容Cb第一端，HO腳連接電容Cg1第一端，LO腳與GND腳之間通過電容Cg2連接。功率電源PVDD連接電感L的第一端、二極管D1的負極，電感L的第二端、二極管D1的正極、NMOS管Q1的漏極、HS腳、電容Cb第二端、電容Cg1第二端互相連接。LSGD的輸入端用于輸入NMOS管Q1的驅動信號PWM_GDV，LSGD的輸出端通過電阻Rg2連接NMOS管Q1的柵極，NMOS管Q1的源極接地。

通過快速的開關N型場效應管Q1(若關斷電流足夠大)，則在測試點3也能夠產生高的dv/dt，若將半橋驅動IC的HS腳(共模輸入端)接至測試點3，則半橋驅動IC就工作于高的dv/dt條件下，在高的dv/dt條件下，半橋驅動IC的HO和LO腳的輸出可能會發生電平異常。

圖1所示的測試電路還具有如下局限性：

局限1)電感L的電流不受控；沒有引入電流偵測，導致開環的PWM控制會使電感L的電流不受控而不斷增大，最終導致電感飽和而使NMOS管Q1損壞。因此，為了避免這一狀況，此電路只能工作很短的時間，否則N型場效應管Q1會因為過流而損壞；

局限2)NMOS管Q1的占空比不好選擇：占空比太大，則電流上升很快，容易燒管；占空比太小，又導致電流爬升慢，導致關斷電流小，在測試點3產生的dv/dt不夠；

局限3)不能自動測試dv/dt臨界耐受點，因局限1和局限2限制，導致該測試電路只能多次反復的試驗來確定半橋驅動IC對dv/dt的耐受點。

專利CN106468757A提到的測試IPM(Intelligent Power Module智能功率模塊)模塊(其內部集成了6個IGBT和3個半橋驅動IC)抗干擾能力的方法，是通過high side(高邊)的IGBT(Insulated Gate Bipolar Transistor絕緣柵雙極型晶體管)的開關來產生dv/dt噪聲。由于IPM將芯片和IGBT(MOSFET)封裝在一起，因此其內部寄生的電容較大，IPM內部的driver(驅動器)進行IGBT(MOSFET)的驅動，就可能產生足以干擾其內部半橋驅動IC工作的dv/dt噪聲。但這種方式不適應于單體半橋驅動IC的dv/dt測試，因為單體的半橋驅動IC寄生電容相對小，因此需要更大的dv/dt才能導致其工作失效。