[發(fā)明專利]一種芯片F(xiàn)T測(cè)試系統(tǒng)以及測(cè)試方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202011493343.8
• 申請(qǐng)日: 2020-12-17
• 公開（公告）號(hào): CN112799887A
• 公開（公告）日: 2021-05-14
• 發(fā)明（設(shè)計(jì)）人: 許錦海;唐振中;江華彬;李應(yīng)浪;黃立偉;李興祥
• 申請(qǐng)（專利權(quán)）人: 珠海泰芯半導(dǎo)體有限公司
• 主分類號(hào): G06F11/22
• 分類號(hào): G06F11/22;G01R31/28
• 代理公司: 廣東朗乾律師事務(wù)所 44291
• 代理人: 閆有幸

本發(fā)明公開一種芯片F(xiàn)T測(cè)試系統(tǒng)以及測(cè)試方法，涉及芯片F(xiàn)T測(cè)試技術(shù)領(lǐng)域；所述測(cè)試系統(tǒng)包括自動(dòng)測(cè)試設(shè)備ATE、待測(cè)芯片，所述待測(cè)芯片具有測(cè)試端口；其特征在于，還包括主機(jī)；所述主機(jī)存儲(chǔ)有芯片測(cè)試用的全部測(cè)試pattern；所述主機(jī)通過所述測(cè)試端口傳送測(cè)試pattern給所述待測(cè)芯片；所述自動(dòng)測(cè)試設(shè)備ATE與所述主機(jī)通信連接，所述自動(dòng)測(cè)試設(shè)備與所述待測(cè)芯片通信連接。芯片F(xiàn)T測(cè)試系統(tǒng)及測(cè)試方法，通過引入了主機(jī)、自動(dòng)測(cè)試設(shè)備ATE以及待測(cè)芯片三方的交互，使得在測(cè)試pattern的傳輸過程，僅利用了芯片的測(cè)試端口即可，最大限度的讓芯片的其他端口(引腳)得到開發(fā)利用。

技術(shù)領(lǐng)域

本發(fā)明涉及芯片F(xiàn)T測(cè)試技術(shù)領(lǐng)域，特別是涉及一種芯片F(xiàn)T測(cè)試系統(tǒng)以及測(cè)試方法。

背景技術(shù)

芯片的測(cè)試一般分為CP測(cè)試以及FT測(cè)試；CP測(cè)試是針對(duì)芯片在設(shè)計(jì)階段的測(cè)試，是芯片半成品的一個(gè)測(cè)試；FT測(cè)試是集成電路芯片從晶圓封裝為成品后，需要對(duì)封裝片進(jìn)行的測(cè)試，以保證成品的性能和質(zhì)量，是針對(duì)芯片成品的測(cè)試。針對(duì)成品的FT測(cè)試，目前一般使用的方法有兩種：

第一種是在芯片設(shè)計(jì)階段，設(shè)計(jì)了特殊的測(cè)試模式，在該測(cè)試模式下，借助自動(dòng)測(cè)試設(shè)備ATE的輸入輸出端口IO將測(cè)試pattern加載到芯片內(nèi)的內(nèi)存memory執(zhí)行，但是一般這種模式是提供給CP測(cè)試的，封裝后的芯片不會(huì)將芯片的所有端口全部引出來(lái)，所以會(huì)出現(xiàn)管腳數(shù)少的封裝芯片由于IO不足而沒法加載測(cè)試pattern的情況。

第二種是在芯片制造過程中，在芯片的不可擦除存儲(chǔ)區(qū)MROM寫入芯片的啟動(dòng)代碼bootloader。芯片上電后會(huì)根據(jù)bootloader中的配置從外部存儲(chǔ)介質(zhì)，比如nandflash、SD卡等存儲(chǔ)介質(zhì)中加載測(cè)試pattern到內(nèi)存中運(yùn)行。這種方式同樣會(huì)存在方式一的問題，一般封裝后的芯片外接外部存儲(chǔ)介質(zhì)所使用的引腳會(huì)比較多，也會(huì)出現(xiàn)引腳不足的問題。

一旦發(fā)生了引腳不足的問題，就需要擴(kuò)大引腳數(shù)，這樣勢(shì)必會(huì)使得芯片的體積變大，不符合芯片小型化的需求。

發(fā)明內(nèi)容

本發(fā)明的第一目的旨在提供一種最小限度的利用芯片的引腳以實(shí)現(xiàn)芯片的FT測(cè)試的測(cè)試系統(tǒng)，僅通過使用芯片的測(cè)試端口就能夠?qū)崿F(xiàn)芯片的FT測(cè)試，解決了現(xiàn)有技術(shù)中芯片測(cè)試占用了過多的引腳而產(chǎn)生的引腳不足的問題；本發(fā)明的第一目的采用以下技術(shù)方案實(shí)現(xiàn)：

一種芯片F(xiàn)T測(cè)試系統(tǒng)，包括自動(dòng)測(cè)試設(shè)備ATE、待測(cè)芯片，所述待測(cè)芯片具有測(cè)試端口；其特征在于，還包括主機(jī)；所述主機(jī)存儲(chǔ)有芯片測(cè)試用的全部測(cè)試pattern；所述主機(jī)通過所述測(cè)試端口傳送測(cè)試pattern給所述待測(cè)芯片；所述自動(dòng)測(cè)試設(shè)備ATE與所述主機(jī)通信連接，所述自動(dòng)測(cè)試設(shè)備ATE與所述待測(cè)芯片通信連接。

本發(fā)明的第二目的旨在提供應(yīng)用上述第一目的的技術(shù)方案的測(cè)試系統(tǒng)進(jìn)行芯片F(xiàn)T測(cè)試的方法；本發(fā)明的第二目的采用以下技術(shù)方案實(shí)現(xiàn)：

一種芯片F(xiàn)T測(cè)試方法，其特征在于，包括以下步驟：

S1、預(yù)先將待測(cè)芯片的所有測(cè)試pattern燒寫到所述主機(jī)的內(nèi)存中；

S2、建立所述主機(jī)與所述待測(cè)芯片的通信連接；

S3、所述主機(jī)接收所述自動(dòng)測(cè)試設(shè)備ATE的一個(gè)測(cè)試指令；

S4、所述主機(jī)判斷所述測(cè)試指令是否實(shí)施過測(cè)試，如果該測(cè)試指令沒有實(shí)施過測(cè)試，則執(zhí)行下一步；如果實(shí)施過測(cè)試，則繼續(xù)執(zhí)行步驟S3；

S5、所述主機(jī)將測(cè)試指令所對(duì)應(yīng)的測(cè)試pattern通過所述待測(cè)芯片的所述測(cè)試端口傳送至所述待測(cè)芯片的內(nèi)存中；

S6、所述待測(cè)芯片開始運(yùn)行測(cè)試pattern以實(shí)施測(cè)試。