[發明專利]用于處理電路版圖的方法、設備和存儲介質

在審

• 申請號: 202011491209.4
• 申請日: 2020-12-16
• 公開（公告）號: CN112580296A
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 全芯智造技術有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 黃倩

根據本公開的示例實施例，提供了用于處理電路版圖的方法、裝置、設備和計算機可讀存儲介質。用于處理電路版圖的方法包括生成用于對電路版圖執行設計規則檢查(DRC)的多個子作業。每個子作業對應于電路版圖的一個版圖單元，并且至少指定要對版圖單元執行DRC的一個或多個操作。該方法還包括基于多個處理設備的配置信息和一個或多個操作的復雜度，將多個子作業分配給多個處理設備。多個處理設備中的至少一個處理設備被配置有加速處理資源。該方法還包括基于多個處理設備對多個子作業處理的結果，確定對該電路版圖執行DRC的檢查結果。以此方式，能夠有利地實現快速且高效的DRC方案。

技術領域

本公開的實施例主要涉及集成電路，并且更具體地，涉及用于處理電路版圖的方法、設備和計算機可讀存儲介質。

背景技術

電路版圖(又可以簡稱為版圖)是從設計并模擬優化后的電路所轉化成的一系列幾何圖形，其包含了集成電路尺寸、各層拓撲定義等器件相關的物理信息數據。集成電路制造商根據這些數據來制造掩模。掩模上的版圖圖案決定著芯片上器件或連接物理層的尺寸。因此，版圖上的幾何圖形尺寸與芯片上物理層的尺寸直接相關。為此，版圖的設計需要依照設計規則進行，并且需要對版圖進行設計規則檢查(Design Rule Check，簡稱DRC)。然而，對電路版圖進行DRC的過程消耗大量的計算資源和時間。

發明內容

根據本公開的示例實施例，提供了一種用于處理電路版圖的方案。

在本公開的第一方面中，提供了一種用于處理電路版圖的方法。該方法包括生成用于對電路版圖執行設計規則檢查的多個子作業。每個子作業對應于電路版圖的一個版圖單元，并且至少指定要對版圖單元執行設計規則檢查的一個或多個操作。該方法還包括基于多個處理設備的配置信息和一個或多個操作的復雜度，將多個子作業分配給多個處理設備。多個處理設備中的至少一個處理設備被配置有加速處理資源。該方法進一步包括基于多個處理設備對多個子作業處理的結果，確定對電路版圖執行設計規則檢查的檢查結果。

在本公開的第二方面中，提供了一種電子設備，包括一個或多個處理器；以及存儲裝置，用于存儲一個或多個程序，當一個或多個程序被一個或多個處理器執行，使得一個或多個處理器執行動作。動作包括生成用于對電路版圖執行設計規則檢查的多個子作業。每個子作業對應于電路版圖的一個版圖單元，并且至少指定要對版圖單元執行設計規則檢查的一個或多個操作。動作還包括基于多個處理設備的配置信息和一個或多個操作的復雜度，將多個子作業分配給多個處理設備。多個處理設備中的至少一個處理設備被配置有加速處理資源。動作進一步包括基于多個處理設備對多個子作業處理的結果，確定對電路版圖執行設計規則檢查的檢查結果。

在一些實施例中，復雜度取決于一個或多個操作是否涉及對版圖單元中的幾何圖形的相對位置的處理。

在一些實施例中，基于多個處理設備的配置信息和一個或多個操作的復雜度，將多個子作業分配給多個處理設備包括：基于多個處理設備的配置信息，從多個處理設備中確定多對處理設備，每對處理設備包括未被配置有加速處理資源的第一處理設備和被配置有加速處理資源的第二處理設備；以及如果一個或多個操作包括第一操作和復雜度高于第一操作的第二操作，其中第一操作不涉及對相對位置的處理并且第二操作涉及對相對位置的處理，則將每個子作業分配給多對處理設備中的相應的一對處理設備，使得第一操作由第一處理設備執行，并且第二操作由第二處理設備執行。

在一些實施例中，基于多個處理設備的配置信息和一個或多個操作的復雜度，將多個子作業分配給多個處理設備包括：基于多個處理設備的配置信息，從多個處理設備中確定第一組處理設備和第二組處理設備，第一組處理設備為未被配置有加速處理資源的一組處理設備，第二組處理設備為被配置有加速處理資源的一組處理設備；如果多個子作業中的第一組子作業包括第一操作且不包括復雜度高于第一操作的第二操作，其中第一操作不涉及對相對位置的處理并且第二操作涉及對相對位置的處理，則將第一組子作業分配給第一組處理設備；以及如果多個子作業中的第二組子作業包括第二操作而不包括第一操作，則將第二組子作業分配給第二組處理設備。