[發(fā)明專利]一種面向輕量級分組密碼算法的可重構(gòu)陣列單元及陣列

在審

• 申請?zhí)枺?/td>: 202011486285.6
• 申請日: 2020-12-16
• 公開（公告）號: CN112613080A
• 公開（公告）日: 2021-04-06
• 發(fā)明（設(shè)計）人: 黃海;徐江;劉志偉;趙石磊;于斌;孫銘瑋;劉玲;石峰碩
• 申請（專利權(quán)）人: 哈爾濱理工大學(xué)
• 主分類號: G06F21/72
• 分類號: G06F21/72;G06F9/30
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明提供一種面向輕量級分組密碼算法的可重構(gòu)陣列單元及陣列，涉及集成電路領(lǐng)域，包括：邏輯單元LOU、S盒查找表單元LUT、算數(shù)單元AU、置換單元PU、移位單元SU和有限域乘法單元GU、多路復(fù)用器MUX、寄存器REG；所述邏輯單元LOU、S盒查找表單元LUT、算數(shù)單元AU、置換單元PU、移位單元SU和有限域乘法單元GU接收16bit數(shù)據(jù)輸入在上述單元相應(yīng)運算完成后，將各功能單元運算輸出傳輸至多路復(fù)用器MUX，并通過寄存器REG完成重構(gòu)密碼數(shù)據(jù)輸出，解決了現(xiàn)有技術(shù)中的密碼處理器芯片采用專用集成電路的ASIC實現(xiàn)方式靈活性和擴(kuò)展性很差；采用指令集結(jié)構(gòu)微處理器ISAP實現(xiàn)方式能量效率低的技術(shù)問題。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種面向輕量級分組密碼算法的可重構(gòu)陣列單元及陣列。

背景技術(shù)

近年來，隨著物聯(lián)網(wǎng)技術(shù)、通信技術(shù)和計算機技術(shù)的快速發(fā)展，通信計算功能已經(jīng)可以在硬件面積更小、更低端的嵌入式設(shè)備中實現(xiàn)，應(yīng)用程序通常交換敏感或私有數(shù)據(jù)，所以確保適當(dāng)?shù)臄?shù)據(jù)安全級別是一項基本要求，輕量級分組密碼算法是專門為資源受限設(shè)備而設(shè)計的。

密碼處理器芯片作為信息安全的重要保障，對其安全性、靈活性、功耗等要求越來越高。從體系結(jié)構(gòu)對目前的密碼處理器芯片可分為兩類：通過專用集成電路(applicationspecific integrated circuits,ASIC)的方式來實現(xiàn)，通過指令集結(jié)構(gòu)微處理器(Instruction Set Architecture Processor,ISAP)的方式來實現(xiàn)。ASIC實現(xiàn)方式根據(jù)特定的應(yīng)用來定制電路結(jié)構(gòu)，不需要指令集。具有執(zhí)行速度快、功耗低等優(yōu)點，但也具有靈活性和擴(kuò)展性很差等缺點。ISAP實現(xiàn)方式的最大優(yōu)點是靈活性高，其缺點是高靈活性是能量效率低，因此，需要構(gòu)建一個可以在以上兩種實現(xiàn)方式之間取得平衡的密碼處理器芯片模式。

發(fā)明內(nèi)容

基于上述存在的問題，本發(fā)明提供一種面向輕量級分組密碼算法的可重構(gòu)陣列單元及陣列，用以解決現(xiàn)有技術(shù)中的密碼處理器芯片采用專用集成電路的ASIC實現(xiàn)方式靈活性和擴(kuò)展性很差；采用指令集結(jié)構(gòu)微處理器ISAP實現(xiàn)方式能量效率低的技術(shù)問題。

本發(fā)明實施例公開一種面向輕量級分組密碼算法的可重構(gòu)陣列單元，包括：邏輯單元LOU、S盒查找表單元LUT、算數(shù)單元AU、置換單元PU、移位單元SU和有限域乘法單元GU、多路復(fù)用器MUX、寄存器REG；

所述邏輯單元LOU、S盒查找表單元LUT、算數(shù)單元AU、置換單元PU、移位單元SU和有限域乘法單元GU接收16bit數(shù)據(jù)輸入在上述單元相應(yīng)運算完成后，將各功能單元運算輸出傳輸至多路復(fù)用器MUX，并通過寄存器REG完成重構(gòu)密碼數(shù)據(jù)輸出。

進(jìn)一步地，所述邏輯單元LOU，電路單元包括：一個一級異或運算單元、一個二級異或運算單元、一個一級與運算單元以及一個多路復(fù)用器；

邏輯單元LOU用于實現(xiàn)數(shù)據(jù)的邏輯運算，3組16bit數(shù)據(jù)in0、in1、in2，in0、in1在一級異或運算單元進(jìn)行異或運算，并將運算結(jié)果與in2在二級異或運算單元進(jìn)行異或運算；in0、in1在一級與運算單元進(jìn)行與運算；

in0、in1在一級異或運算單元進(jìn)行異或運算結(jié)果、以及in0、in1的異或運算結(jié)果與in2進(jìn)行異或運算結(jié)果、in0、in1與運算結(jié)果經(jīng)多路復(fù)用器MUX得到數(shù)據(jù)輸出LOU_0。

進(jìn)一步地，所述S盒查找表單元LUT，電路單元包括：四個隨機存儲器RAM、一個多路復(fù)用器MUX；

S盒查找表單元LUT用于實現(xiàn)數(shù)據(jù)的S盒查表運算，輸入的S盒查找表單元LUT的16bit數(shù)據(jù)in0，被分成4組4bit的I1、I2、I3、I4，同時在RAM里進(jìn)行查表操作并輸出O1、O2、O3、O4，O1、O2、O3、O4經(jīng)過多路復(fù)用器MUX得到16bit結(jié)果輸出LUT_0。

進(jìn)一步地，所述算數(shù)單元AU，電路單元包括：3個32bit寄存器REG、2個多路復(fù)用器、1個AU算數(shù)單元；