[發(fā)明專利]一種面向輕量級分組密碼算法的可重構陣列單元及陣列在審
| 申請?zhí)枺?/td> | 202011486285.6 | 申請日: | 2020-12-16 |
| 公開(公告)號: | CN112613080A | 公開(公告)日: | 2021-04-06 |
| 發(fā)明(設計)人: | 黃海;徐江;劉志偉;趙石磊;于斌;孫銘瑋;劉玲;石峰碩 | 申請(專利權)人: | 哈爾濱理工大學 |
| 主分類號: | G06F21/72 | 分類號: | G06F21/72;G06F9/30 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 150080 黑龍江省哈*** | 國省代碼: | 黑龍江;23 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 面向 輕量級 分組 密碼 算法 可重構 陣列 單元 | ||
1.一種面向輕量級分組密碼算法的可重構陣列單元,其特征在于,包括:邏輯單元(LOU)、S盒查找表單元(LUT)、算數(shù)單元(AU)、置換單元(PU)、移位單元(SU)和有限域乘法單元(GU)、多路復用器(MUX)、寄存器(REG);
所述邏輯單元(LOU)、S盒查找表單元(LUT)、算數(shù)單元(AU)、置換單元(PU)、移位單元(SU)和有限域乘法單元(GU)接收16bit數(shù)據(jù)輸入在上述單元相應運算完成后,將各功能單元運算輸出傳輸至多路復用器(MUX),并通過寄存器(REG)完成重構密碼數(shù)據(jù)輸出。
2.如權利要求1所述的可重構陣列單元,其特征在于,所述邏輯單元(LOU),電路單元包括:一個一級異或運算單元、一個二級異或運算單元、一個一級與運算單元以及一個多路復用器;
邏輯單元(LOU)用于實現(xiàn)數(shù)據(jù)的邏輯運算,3組16bit數(shù)據(jù)in0、in1、in2,in0、in1在一級異或運算單元進行異或運算,并將運算結果與in2在二級異或運算單元進行異或運算;in0、in1在一級與運算單元進行與運算;
in0、in1在一級異或運算單元進行異或運算結果、以及in0、in1的異或運算結果與in2進行異或運算結果、in0、in1與運算結果經(jīng)多路復用器MUX得到數(shù)據(jù)輸出LOU_0。
3.如權利要求1所述的可重構陣列單元,其特征在于,所述S盒查找表單元(LUT),電路單元包括:四個隨機存儲器(RAM)、一個多路復用器(MUX);
S盒查找表單元(LUT)用于實現(xiàn)數(shù)據(jù)的S盒查表運算,輸入的S盒查找表單元(LUT)的16bit數(shù)據(jù)in0,被分成4組4bit的I1、I2、I3、I4,同時在RAM里進行查表操作并輸出O1、O2、O3、O4,O1、O2、O3、O4經(jīng)過多多路復用器(MUX)得到16bit結果輸出LUT_0。
4.如權利要求1所述的可重構陣列單元,其特征在于,所述算數(shù)單元(AU),電路單元包括:3個32bit寄存器(REG)、2個多路復用器(MUX)、1個算數(shù)單元(AU);
所述算數(shù)單元(AU)主要實現(xiàn)數(shù)據(jù)的算數(shù)運算,可以實現(xiàn)2個操作數(shù)16位或32位的數(shù)據(jù)的模加、模減、模乘或模除操作,輸出運算結果AU_0。
5.如權利要求1所述的可重構陣列單元,其特征在于,所述置換單元PU,電路單元包括:2個32bit寄存器(REG)、1個多路復用器(MUX)、1個BENES網(wǎng)絡結構64bit比特置換單元(BENES64);
in0、in1、in2、in3四路16bit輸入數(shù)據(jù)經(jīng)寄存器REG0、REG1,多路復用器(MUX)及BENES網(wǎng)絡結構64bit比特置換單元(BENES64)完成數(shù)據(jù)置換,輸出置換結果PU_0。
6.如權利要求1所述的可重構陣列單元,其特征在于,所述移位單元(SU),電路單元包括:2個32bit寄存器(REG)、1個多路復用器(MUX)、1個移位寄存器(SH);
in0、in1、in2、in3四路16bit輸入數(shù)據(jù)經(jīng)寄存器REG0、REG1,多路復用器(MUX)及移位寄存器完成數(shù)據(jù)移位,輸出移位結果SU_0。
7.如權利要求1所述的可重構陣列單元,其特征在于,所述有限域乘法單元(GU),電路單元包括:68bit靜態(tài)配置寄存器、有限域矩陣乘法電路;
所述有限域乘法單元GU實現(xiàn)數(shù)據(jù)的有限域乘法運算、實現(xiàn)GF(24)域上的乘法運算,輸入16bit的數(shù)據(jù),輸出進行有限域乘法運算后的16bit數(shù)據(jù)。
8.一種面向輕量級分組密碼算法的可重構陣列,其特征在于,由多個面向輕量級分組密碼算法的可重構陣列單元組成。
9.一種處理器,包含:面向輕量級分組密碼算法的可重構陣列單元及陣列,用于完成輕量級分組密碼重構。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于哈爾濱理工大學,未經(jīng)哈爾濱理工大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011486285.6/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 高速高帶寬AHB總線到低速低帶寬AHB總線的雙向轉(zhuǎn)換橋
- 可拆裝換鉤頭的1輕量級的鋁制手柄及十四枚鋼鉤針組合
- 一種輕量級節(jié)點的數(shù)據(jù)傳輸方法、裝置、設備和介質(zhì)
- 一種輕量級節(jié)點的數(shù)據(jù)傳輸方法、裝置、設備和介質(zhì)
- 輕量級請求的并發(fā)處理方法及相關設備
- 一種輕量級深度卷積神經(jīng)網(wǎng)絡的FPGA實現(xiàn)方法
- 一種小區(qū)選擇方法、輕量級終端及網(wǎng)絡設備
- 授權簽名生成方法、節(jié)點管理方法、裝置、設備和介質(zhì)
- 輕量級桌面機械臂底座及輕量級桌面機械臂
- 輕量級機械臂束線結構、輕量級機械臂及機器人





