[發(fā)明專利]一種反熔絲單元可靠性測(cè)試方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011484729.2
• 申請(qǐng)日: 2020-12-16
• 公開(kāi)（公告）號(hào): CN112614791B
• 公開(kāi)（公告）日: 2023-07-18
• 發(fā)明（設(shè)計(jì)）人: 劉旸;杜海軍;吳會(huì)利;唐冬
• 申請(qǐng)（專利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第四十七研究所
• 主分類號(hào): H01L21/66
• 分類號(hào): H01L21/66;H01L23/525
• 代理公司: 沈陽(yáng)科苑專利商標(biāo)代理有限公司 21002
• 代理人: 王倩

本發(fā)明屬于反熔絲FPGA產(chǎn)品測(cè)試領(lǐng)域，具體說(shuō)是一種反熔絲單元可靠性測(cè)試方法，可以在PCM測(cè)試時(shí)實(shí)現(xiàn)反熔絲FPGA門(mén)陣列的查空測(cè)試，以及時(shí)發(fā)現(xiàn)反熔絲FPGA產(chǎn)品的可靠性問(wèn)題。在未對(duì)反熔絲單元編程前，通過(guò)對(duì)PAD點(diǎn)施加電壓，測(cè)量反熔絲單元輸出的電流，實(shí)現(xiàn)反熔絲單元的可靠性測(cè)試，包括以下步驟：將一組反熔絲陣列作為測(cè)試樣管，分別將反熔絲陣列中的平行布線和垂直布線并聯(lián)，每一個(gè)交點(diǎn)構(gòu)成一個(gè)反熔絲單元；分別將并聯(lián)的平行布線和垂直布線引出，并連接至PAD窗口；通過(guò)探針對(duì)PAD窗口施加電壓，使電壓施加在每個(gè)反熔絲單元上，讀取反熔絲陣列輸出電流；若輸出電流小于電流閾值，則該測(cè)試樣管可靠，反之則該測(cè)試樣管不可靠。

技術(shù)領(lǐng)域

本發(fā)明屬于反熔絲FPGA產(chǎn)品測(cè)試領(lǐng)域，具體說(shuō)是一種反熔絲單元可靠性測(cè)試方法，可以在PCM測(cè)試時(shí)實(shí)現(xiàn)反熔絲FPGA門(mén)陣列的查空測(cè)試，以及時(shí)發(fā)現(xiàn)反熔絲FPGA產(chǎn)品的可靠性問(wèn)題。

背景技術(shù)

反熔絲FPGA為非易失性元件，具有保密性高、可靠性高、抗輻射能力強(qiáng)、能夠在極端環(huán)境條件下使用等特點(diǎn)，廣泛應(yīng)用于通訊、計(jì)算機(jī)、工業(yè)控制、航空和其他電子系統(tǒng)中。

反熔絲FPGA的數(shù)據(jù)存儲(chǔ)是通過(guò)施加電壓將可編程布線資源中的反熔絲單元擊穿實(shí)現(xiàn)的。反熔絲單元結(jié)構(gòu)是一個(gè)兩端器件，結(jié)構(gòu)類似于三明治，由垂直布線和平行布線兩個(gè)導(dǎo)電層和之間的絕緣層構(gòu)成，如圖1所示。未編程時(shí)，導(dǎo)電層由于絕緣層隔開(kāi)，反熔絲斷路。編程時(shí)，通過(guò)尋址編程電路定位到需要編程的反熔絲單元，通過(guò)外加高壓的方式，使絕緣層兩側(cè)的導(dǎo)電層之間形成導(dǎo)電通路，反熔絲短路(熔通)。因此，在由反熔絲單元組成的可編程器件中，反熔絲單元存在兩種狀態(tài)，一種為未編程狀態(tài)，即高阻狀態(tài)，一種為已編程狀態(tài)，即低阻狀態(tài)。兩種狀態(tài)的單元同時(shí)存在于可編程器件中，通過(guò)對(duì)兩種狀態(tài)單元的加電、讀取使電路邏輯功能得以實(shí)現(xiàn)。如果反熔絲單元中的介質(zhì)層偏薄，在周?chē)慈劢z點(diǎn)高壓加載過(guò)程中，可能會(huì)出現(xiàn)損傷而漏電的現(xiàn)象，導(dǎo)致電路中出現(xiàn)不應(yīng)該有的通路，造成器件失效。

目前對(duì)未編程的反熔絲單元的可靠性考核在中測(cè)階段進(jìn)行，采用行/列測(cè)試的方式，對(duì)每一個(gè)反熔絲單元施加器件工作電壓進(jìn)行測(cè)試。中測(cè)通常是在產(chǎn)品出廠后，由用戶方進(jìn)行，測(cè)試時(shí)間長(zhǎng)、反饋周期慢，在存在異常情況時(shí)，不能及時(shí)發(fā)現(xiàn)產(chǎn)品的可靠性問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明要解決的問(wèn)題是在晶圓出廠前完成未編程的反熔絲單元在產(chǎn)品工作電壓下的可靠性測(cè)試，提供一種查空測(cè)試結(jié)構(gòu)，采用該結(jié)構(gòu)可以在PCM測(cè)試時(shí)進(jìn)行反熔絲單元在產(chǎn)品工作電壓下的可靠性評(píng)估，及時(shí)發(fā)現(xiàn)不良品。

本發(fā)明為實(shí)現(xiàn)上述目的所采用的技術(shù)方案是：

一種反熔絲單元可靠性測(cè)試方法，在未對(duì)反熔絲單元編程前，通過(guò)對(duì)PAD點(diǎn)施加電壓，測(cè)量反熔絲單元輸出的電流，實(shí)現(xiàn)反熔絲單元的可靠性測(cè)試，具體包括以下步驟：

將一組反熔絲陣列作為測(cè)試樣管，分別將反熔絲陣列中的平行布線和垂直布線并聯(lián)，每一個(gè)交點(diǎn)構(gòu)成一個(gè)反熔絲單元；

分別將并聯(lián)的平行布線和垂直布線引出，并連接至PAD窗口；

通過(guò)探針對(duì)PAD窗口施加電壓，使電壓施加在每個(gè)反熔絲單元上，讀取反熔絲陣列輸出電流；

若輸出電流小于電流閾值，則認(rèn)為該測(cè)試樣管可靠，反之則該測(cè)試樣管不可靠。

所述平行布線為m行，所述垂直布線為n行，構(gòu)成m*n個(gè)反熔絲單元并聯(lián)。

所述反熔絲單元由垂直布線所在的上極板和平行布線所在的下極板兩個(gè)導(dǎo)電層以及之間的絕緣層構(gòu)成，通電后電壓施加在兩個(gè)導(dǎo)電層上。

所述測(cè)試樣管中垂直布線和平行布線的數(shù)量與實(shí)際使用的反熔絲陣列相同。

若每個(gè)反熔絲單元的測(cè)試精度為A，則輸出電流閾值為A*m*n。

所述該測(cè)試樣管不可靠為以下情況：?jiǎn)谓M反熔絲陣列施加電壓為反熔絲單元編程電壓一半時(shí)，反熔絲陣列的漏電流大于電流閾值。