[發明專利]一種堆疊封裝結構及其封裝工藝及電子產品

在審

• 申請號: 202011483410.8
• 申請日: 2020-12-15
• 公開（公告）號: CN112701107A
• 公開（公告）日: 2021-04-23
• 發明（設計）人: 唐和明;曹周;黃源煒;鄭明祥
• 申請（專利權）人: 杰群電子科技（東莞）有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L25/16;H01L25/18;H01L21/768
• 代理公司: 北京澤方譽航專利代理事務所(普通合伙) 11884
• 代理人: 唐明磊

本發明公開一種堆疊封裝結構，包括GaN芯片以及控制芯片，GaN芯片非設置有電極的一側布置有電路圖形，控制芯片電連接于電路圖形，電路圖形與GaN芯片的柵極通過貫穿GaN芯片的導電金屬電連接，通過金屬導線與用于固定GaN芯片的引線框架電連接，同時本實施例中還公開了上述堆疊封裝結構的加工工藝以及采用該堆疊封裝結構的電子產品。本方案中通過將控制芯片堆疊設置在GaN芯片的背面，并通過設置在GaN芯片背面的電路圖形以及貫穿GaN芯片的導電金屬使得控制芯片的電極與GaN芯片的柵極能夠實現電連接，由此可以把控制芯片和GaN芯片的電極之間的距離最小化，最大限度的降低電感、提升開關速度。

技術領域

本發明涉及半導體封裝技術領域，尤其涉及一種堆疊封裝結構及該對接封裝結構的封裝工藝及應用該堆疊封裝結構的電子產品。

背景技術

第三代半導體氮化鎵具有寬的帶隙和電子遷移率，開關速度快，應用于射頻領域。GaN HEMT器件主要應用于衛星通訊、雷達探測、5G通信、太赫茲探測等領域。應用時需要搭配一個控制芯片來控制GaN芯片的開關，控制芯片和GaN芯片柵極需要電連接以實現控制功能，目前市面上多采用焊金屬線的方式把兩個芯片進行連接，這種連接方式由于距離較長和金屬線直徑小導致其產生電感，電感拖慢開關速度。

發明內容

本發明實施例的目的在于：提供一種堆疊封裝結構及該堆疊封裝結構的封裝工藝及電子產品，其能夠解決現有技術中存在的上述問題。

為達上述目的，本發明采用以下技術方案：

一方面，提供一種堆疊封裝結構，包括GaN芯片以及控制芯片，所述GaN芯片非設置有電極的一側布置有電路圖形，所述控制芯片電連接于所述電路圖形，所述電路圖形通過貫穿所述GaN芯片的導電金屬與所述GaN芯片的柵極電連接，通過金屬導線與用于固定所述GaN芯片的引線框架電連接。

作為所述的堆疊封裝結構的一種優選的技術方案，所述GaN芯片包括硅基材以及GaN外延層，所述GaN外延層上形成有所述GaN芯片的源極、柵極以及漏極。

作為所述的堆疊封裝結構的一種優選的技術方案，所述硅基材遠離所述GaN外延層的一側設置有絕緣材料層，所述電路圖形成型于所述絕緣材料層。

作為所述的堆疊封裝結構的一種優選的技術方案，所述控制芯片通過錫球倒裝焊接在所述電路圖形上。

作為所述的堆疊封裝結構的一種優選的技術方案，還包括封裝樹脂，所述封裝樹脂將所述控制芯片、所述GaN芯片以及用于電連接所述電路圖形與所述引線框架的金屬導線封裝在內部，所述引線框非設置有所述GaN芯片的表面暴露在所述封裝樹脂的外部。

另一方面，提供一種堆疊封裝工藝，用于封裝如上所述的堆疊封裝結構。

作為所述的堆疊封裝工藝的一種優選的技術方案，包括以下步驟：

步驟1、提供GaN芯片，采用硅材料作為基材，在硅材料一側表面設置GaN外延層形成GaN芯片；

步驟2、設置絕緣層，在所述GaN芯片非形成有電極的表面設置絕緣層；

步驟3、重布線，在所述絕緣層上采用導電金屬材料布置電路圖形；

步驟4、開孔，于所述GaN芯片上加工盲孔，所述盲孔的兩端分別連接所述電路圖形與所述GaN芯片的柵極；

步驟5、金屬填充，在所述盲孔中填充金屬材料以電連接所述電路圖形與所述GaN芯片的柵極；

步驟6、焊接，將步驟5中金屬填充完成的GaN芯片焊接到引線框架上；

步驟7、打線，焊接金屬導線以電連接所述電路圖形與所述引線框架；

步驟8、控制芯片焊接，將控制芯片通過錫球倒裝焊接到GaN背面；