[發(fā)明專利]存儲器的制作方法

在審

• 申請?zhí)枺?/td>: 202011483092.5
• 申請日: 2020-12-15
• 公開（公告）號: CN112614845A
• 公開（公告）日: 2021-04-06
• 發(fā)明（設計）人: 毛曉明;李兆松;劉沙沙;李思晢;魏健藍;高晶
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11556
• 分類號: H01L27/11556;H01L27/11524;H01L27/11582;H01L27/1157
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 梁文惠

本發(fā)明提供了一種存儲器的制作方法。該制作方法包括以下步驟：提供襯底，襯底上具有雙堆疊結構，雙堆疊結構中具有貫穿至襯底的多個溝道孔陣列，各溝道孔陣列包括多排沿第一方向分布的溝道孔；位于溝道孔陣列中部的任意一排溝道孔作為待刻蝕溝道孔列，減薄待刻蝕溝道孔列中間隔各溝道孔的雙堆疊結構，形成頂部選擇柵開口；在溝道孔中形成溝道結構，并在頂部選擇柵開口中形成頂部選擇柵切線。通過將形成頂部選擇柵切線的步驟移到形成貫穿雙堆疊結構的溝道孔的之后，避免了形成頂部選擇柵切線的工藝對形成溝道孔的工藝的影響，從而避免了溝道孔變形或傾斜，提高了器件的產率。

技術領域

本發(fā)明涉及半導體技術領域，具體而言，涉及一種存儲器的制作方法。

背景技術

為了不斷提高存儲器密度容量，并且縮小存儲器關鍵尺寸具有一定物理限制，因此，很多存儲器設計與生產廠商改變了傳統(tǒng)的2D集成模式，采用三維堆疊技術提高NAND閃存存儲器的存儲密度。

在目前3D NAND存儲器中，通常采用垂直堆疊多層數(shù)據(jù)存儲單元的方式，實現(xiàn)堆疊式的3D NAND存儲器結構。為了得到上述堆疊式的3D NAND存儲器結構，需要在硅襯底上形成犧牲層和隔離層交替層疊的堆疊結構，并對堆疊結構刻蝕形成溝道(Channel Hole，CH)，在溝道中形成存儲結構后，在堆疊結構中形成柵極隔槽(Gate Line Slit，GLS)，然后去除犧牲層以填充與存儲結構接觸的柵極。

隨著垂直堆疊層數(shù)的逐漸增加，不僅難以保證堆疊結構的厚度精確性和均勻性，且高深寬比溝道的刻蝕難度也逐漸提升，從而易產生溝道擴孔(bowing)、歪斜(twisting)等問題。為了解決上述問題，現(xiàn)有技術中提出了雙次堆疊技術(double stacking)，即分為兩次沉積堆疊結構與溝道，由于每一次沉積的堆疊結構的層數(shù)相比于單次堆疊少，而且刻蝕溝道的深度較淺，從而有利于良率的提升。

目前，在64層的3D NAND存儲器中，通常在相鄰兩個柵極隔槽之間設置9行溝道，這9行溝道對應于一個頂部選擇柵極(Top Select Gate，TSG)，稱為“9孔溝道陣列(9HoleArray Channel Hole)”。在9孔溝道陣列中，通常頂部選擇柵極通過1個頂部選擇柵切線(Top Select Gate Cut，TSG Cut)而被分割為兩部分，頂部選擇柵切線一般由絕緣的氧化物材料形成，以作為頂部選擇柵極的阻擋溝道使用。

然而，上述頂部選擇柵切線形成于上溝道通孔(Up Channel Hole，UCH)之前，形成頂部選擇柵切線的工藝會導致襯底中的應力分布不均，從而導致襯底及其上的堆疊結構變形，進而會導致形成的上溝道通孔變形或傾斜，最終會影響導致器件性能，導致產率降低。

發(fā)明內容

本發(fā)明的主要目的在于提供一種存儲器的制作方法，以解決現(xiàn)有技術中存儲器的制作工藝導致產率較低的問題。

為了實現(xiàn)上述目的，本發(fā)明提供了一種存儲器的制作方法，包括以下步驟：提供襯底，襯底上具有雙堆疊結構，雙堆疊結構中具有貫穿至襯底的多個溝道孔陣列，各溝道孔陣列包括多排沿第一方向分布的溝道孔；位于溝道孔陣列中部的任意一排溝道孔作為待刻蝕溝道孔列，減薄待刻蝕溝道孔列中間隔各溝道孔的雙堆疊結構，形成頂部選擇柵開口；在溝道孔中形成溝道結構，并在頂部選擇柵開口中形成頂部選擇柵切線。

進一步地，溝道孔陣列包括N排溝道孔，當N為奇數(shù)時，待刻蝕溝道孔列為第/2排溝道孔；當N為偶數(shù)時，待刻蝕溝道孔列為第N/2排或第N/2+1排溝道孔。