[發(fā)明專利]一種具有低功耗和高寫裕度的10T TFET SRAM單元電路

在審

• 申請?zhí)枺?/td>: 202011481134.1
• 申請日: 2020-12-15
• 公開（公告）號: CN112509622A
• 公開（公告）日: 2021-03-16
• 發(fā)明（設(shè)計）人: 藺智挺;李鑾云;吳秀龍;趙強;彭春雨;盧文娟;陳軍寧
• 申請（專利權(quán)）人: 安徽大學(xué)
• 主分類號: G11C11/412
• 分類號: G11C11/412;G11C11/419
• 代理公司: 北京凱特來知識產(chǎn)權(quán)代理有限公司 11260
• 代理人: 鄭立明;陳亮

本發(fā)明公開了一種具有低功耗和高寫裕度的10T TFET SRAM單元電路，電源VDD和PTFET晶體管P1的源極電連接；PTFET晶體管P1的漏極與PTFET晶體管P3的漏極、NTFET晶體管N3的漏極、PTFET晶體管P2的柵極、NTFET晶體管N2的柵極電連接；PTFET晶體管P2的漏極與PTFET晶體管P4的漏極、NTFET晶體管N4的漏極、PTFET晶體管P1的柵極、NTFET晶體管N1的柵極電連接。上述電路基于TFET器件利用讀寫分離結(jié)構(gòu)，不僅提高了SRAM單元的寫噪聲容限，而且消除了TFET作為SRAM傳輸管出現(xiàn)的正向P?I?N電流，降低了單元的靜態(tài)功耗。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路設(shè)計技術(shù)領(lǐng)域，尤其涉及一種具有低功耗和高寫裕度的10TTFET SRAM單元電路。

背景技術(shù)

隨著集成電路產(chǎn)業(yè)的不斷發(fā)展，芯片集成度的不斷提高，傳統(tǒng)的金屬-氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的功耗問題變得更加突出，降低功耗的直接辦法是降低電路的電源電壓，但是在納米級平臺上開發(fā)集成電路，降低MOSFET的電源電壓面臨著巨大的挑戰(zhàn)。受玻爾茲曼分布限制的亞閾值擺幅(Subthreshold Swing,SS)嚴(yán)重影響了器件的開關(guān)速率，隨著電源電壓的降低，MOSFET的泄漏電流呈指數(shù)增長，從而導(dǎo)致其靜態(tài)功耗也呈指數(shù)增長，因此基于MOSFET器件的電路很難在超低電壓下工作。

降低電路中的電源電壓一直是集成電路產(chǎn)業(yè)中的研究熱點，傳統(tǒng)的MOSFET技術(shù)在超低功耗的應(yīng)用中幾乎已經(jīng)達到了物理極限，室溫下的亞閾值擺幅理論值不會低于60mV/dec。相對于MOSFET，目前最具有發(fā)展前景的低功耗器件是隧穿場效應(yīng)晶體管(TunnelField-Effect Transistor，TFET)，其亞閾值擺幅可以突破60mV/dec的限制，并且能夠在較低的電壓下工作同時獲得更大的電流開關(guān)比，因此可以大幅度地降低靜態(tài)功耗。然而，由于TFET的特殊的結(jié)構(gòu)特性，基于TFET的電路設(shè)計仍然存在一些挑戰(zhàn)。TFET具有單向?qū)щ娦圆⑶襎FET的源極和漏極的摻雜具有不對稱性，導(dǎo)致TFET存在不受柵極控制的正偏P-I-N電流，增大了電路的靜態(tài)功耗，也影響了保持狀態(tài)下存儲節(jié)點的穩(wěn)定性。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種具有低功耗和高寫裕度的10T TFET SRAM單元電路，該電路基于TFET器件利用讀寫分離結(jié)構(gòu)，不僅提高了SRAM單元的寫噪聲容限，而且消除了TFET作為SRAM傳輸管出現(xiàn)的正向P-I-N電流，降低了單元的靜態(tài)功耗。

本發(fā)明的目的是通過以下技術(shù)方案實現(xiàn)的：

一種具有低功耗和高寫裕度的10T TFET SRAM單元電路，所述電路包括四個PTFET晶體管，依次記為P1～P4；六個NTFET晶體管，依次記為N1～N6；其中：

電源VDD和PTFET晶體管P1的源極電連接，同時電源VDD也與PTFET晶體管P2的源極、PTFET晶體管P3的源極、PTFET晶體管P4的源極電連接；

PTFET晶體管P1的漏極與PTFET晶體管P3的漏極、NTFET晶體管N3的漏極、PTFET晶體管P2的柵極、NTFET晶體管N2的柵極電連接；

PTFET晶體管P2的漏極與PTFET晶體管P4的漏極、NTFET晶體管N4的漏極、PTFET晶體管P1的柵極、NTFET晶體管N1的柵極電連接；

NTFET晶體管N3的源極與NTFET晶體管N1的漏極、NTFET晶體管N5源極電連接；

NTFET晶體管N4的源極與NTFET晶體管N2的漏極、NTFET晶體管N6源極電連接；

NTFET晶體管N1的源極、NTFET晶體管N2的源極與GND電連接；

寫字線WLL與PTFET晶體管P3的柵極電連接，寫字線WLR與PTFET晶體管P4的柵極電連接；