[發(fā)明專利]一種具有低功耗和高寫裕度的10T TFET SRAM單元電路

在審

• 申請?zhí)枺?/td>: 202011481134.1
• 申請日: 2020-12-15
• 公開（公告）號: CN112509622A
• 公開（公告）日: 2021-03-16
• 發(fā)明（設(shè)計）人: 藺智挺;李鑾云;吳秀龍;趙強(qiáng);彭春雨;盧文娟;陳軍寧
• 申請（專利權(quán)）人: 安徽大學(xué)
• 主分類號: G11C11/412
• 分類號: G11C11/412;G11C11/419
• 代理公司: 北京凱特來知識產(chǎn)權(quán)代理有限公司 11260
• 代理人: 鄭立明;陳亮

1.一種具有低功耗和高寫裕度的10T TFET SRAM單元電路，其特征在于，所述電路包括四個PTFET晶體管，依次記為P1～P4；六個NTFET晶體管，依次記為N1～N6；其中：

電源VDD和PTFET晶體管P1的源極電連接，同時電源VDD也與PTFET晶體管P2的源極、PTFET晶體管P3的源極、PTFET晶體管P4的源極電連接；

PTFET晶體管P1的漏極與PTFET晶體管P3的漏極、NTFET晶體管N3的漏極、PTFET晶體管P2的柵極、NTFET晶體管N2的柵極電連接；

PTFET晶體管P2的漏極與PTFET晶體管P4的漏極、NTFET晶體管N4的漏極、PTFET晶體管P1的柵極、NTFET晶體管N1的柵極電連接；

NTFET晶體管N3的源極與NTFET晶體管N1的漏極、NTFET晶體管N5源極電連接；

NTFET晶體管N4的源極與NTFET晶體管N2的漏極、NTFET晶體管N6源極電連接；

NTFET晶體管N1的源極、NTFET晶體管N2的源極與GND電連接；

寫字線WLL與PTFET晶體管P3的柵極電連接，寫字線WLR與PTFET晶體管P4的柵極電連接；

寫控制信號LEN與NTFET晶體管N3電連接，寫控制信號REN與NTFET晶體管N4電連接；

讀字線RWL與NTFET晶體管N5、NTFET晶體管N6的柵極電連接；

讀位線RBL與NTFET晶體管N5的漏極電連接，讀位線RBLB與NTFET晶體管N6的漏極電連接；

基于上述電路結(jié)構(gòu)，SRAM單元電路的讀操作部分由NTFET晶體管N5和N6構(gòu)成；

NTFET晶體管N3與NTFET晶體管N4位于兩個上拉晶體管PTFET晶體管P1與PTFET晶體管P2和兩個下拉晶體管NTFET晶體管N1與NTFET晶體管N2之間,利用這兩個NTFET晶體管打破了兩個反相器的鎖存結(jié)構(gòu)；

PTFET晶體管P3、P4構(gòu)成SRAM單元電路的寫傳輸管部分。

2.根據(jù)權(quán)利要求1所述具有低功耗和高寫裕度的10T TFET SRAM單元電路，其特征在于，所述電路在保持狀態(tài)下，寫字線WLL、WLR為高電平，讀字線RWL為低電平，PTFET晶體管P3、P4及NTFET晶體管N5、N6處于關(guān)閉狀態(tài)，同時寫控制信號LEN、REN為高電平，NTFET晶體管N3、N4處于導(dǎo)通狀態(tài)，從而使由PTFET晶體管P1、PTFET晶體管P2、NTFET晶體管N1、NTFET晶體管N2構(gòu)成的鎖存器處于鎖存狀態(tài)，保證了SRAM單元在保持狀態(tài)下的穩(wěn)定性；

此外，讀位線RBL、RBLB被預(yù)充為高電平，NTFET晶體管N5、N6的漏極電壓始終不低于源極電壓，從而避免TFET管出現(xiàn)的不受柵極控制的正偏P-I-N電流。

3.根據(jù)權(quán)利要求1所述具有低功耗和高寫裕度的10T TFET SRAM單元電路，其特征在于，所述電路在讀操作階段，寫字線WLL、WLR為高電平，寫控制信號LEN、REN為低電平，讀字線RWL置為高電平，讀位線RBL、RBLB被預(yù)充為高電平；

若存儲節(jié)點(diǎn)Q的電壓為“0”，存儲節(jié)點(diǎn)QB的電壓為“1”，則讀位線RBL通過NTFET晶體管N5放電，讀位線RBLB保持高電平不變，完成讀“0”操作；

若存儲節(jié)點(diǎn)Q的電壓為“1”，存儲節(jié)點(diǎn)QB的電壓為“0”，則讀位線RBL保持高電平不變，讀位線RBLB通過NTFET晶體管N6放電，完成讀“1”操作；

SRAM單元陣列中的靈敏放大器通過檢測讀位線RBL的電平變化實(shí)現(xiàn)對SRAM單元存儲數(shù)據(jù)的讀取，完成讀操作。

4.根據(jù)權(quán)利要求1所述具有低功耗和高寫裕度的10T TFET SRAM單元電路，其特征在于，所述電路在寫操作階段，讀字線RWL置為低電平，讀位線RBL、RBLB被預(yù)充為高電平，根據(jù)寫數(shù)據(jù)的不同，控制信號的狀態(tài)不同：

寫“1”時，寫字線WLL置為低電平，寫字線WLR置為高電平，寫控制信號LEN為低電平，寫控制信號REN為高電平，PTFET晶體管P3導(dǎo)通，PTFET晶體管P4截止，SRAM單元完成寫“1”操作；

寫“0”時，寫字線WLL置為高電平，寫字線WLR置為低電平，寫控制信號LEN為高電平，寫控制信號REN為低電平，PTFET晶體管P3截止，PTFET晶體管P4導(dǎo)通，SRAM單元完成寫“0”操作；

SRAM單元的寫傳輸管采用PFET晶體管且PTFET晶體管源極電壓始終不低于漏極電壓。