[發明專利]底填層結構及其制造方法

在審

• 申請號: 202011472889.5
• 申請日: 2020-12-15
• 公開（公告）號: CN112599429A
• 公開（公告）日: 2021-04-02
• 發明（設計）人: 劉鑄;曹立強;孫鵬;嚴陽陽;耿菲;徐成
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L25/065
• 代理公司: 上海智晟知識產權代理事務所(特殊普通合伙) 31313
• 代理人: 張東梅

本發明提供了一種底填層結構及其制造方法，包括：在3D系統集成結構中形成至少一層介質層；在所述至少一層介質層表面上形成不平整結構；在所述不平整結構上形成底填層結構。

技術領域

本發明涉及集成電路封裝技術領域，特別涉及一種底填層結構及其制造方法。

背景技術

移動設備廠商對產品的小型化、低成本和高集成的需求，衍生出對相關芯片的晶圓級封裝的成本、性能、系統級封裝解決方案的集成度和功能性的要求。在系統級封裝時，為了實現封裝結構的功能，一個封裝結構中經常會涉及幾類異質芯片或者無源器件。三維封裝技術具有在平面和垂直空間的結合優勢，是系統級封裝一個較好的方向。

基于硅轉接板技術的三維封裝技術相對于常規的封裝結構具有封裝尺寸更小、集成度更高、可靠性更好等特點。現有的基于硅轉接板技術的三維封裝結構通常將相同或不同功能芯片垂直分布在封裝結構的不同表面層上，現有的基于硅轉接板技術的2.5D/3D集成封裝結構，集成度高，封裝尺寸小。但是，傳統結構的芯片堆疊后，由于兩芯片間隙較小，底填膠受到一定的阻礙作用，流動性較差，工藝難度較高。

發明內容

本發明的目的在于提供一種底填層結構及其制造方法，以解決現有的傳統結構的芯片堆疊后底填膠填充工藝難度高的問題。

為解決上述技術問題，本發明提供一種底填層結構及其制造方法，包括：

在3D系統集成結構中形成至少一層介質層；

在所述至少一層介質層表面上形成不平整結構；

在所述不平整結構上形成底填層結構。

可選的，在所述的底填層結構的制造方法中，所述3D系統集成結構包括第一有源層和第二有源層，所述底填層結構位于所述第一有源層和第二有源層之間。

可選的，在所述的底填層結構的制造方法中，所述底填層結構為底填膠。

可選的，在所述的底填層結構的制造方法中，所述底填膠的材料為環氧樹脂或二氧化硅。

可選的，在所述的底填層結構的制造方法中，

所述第一有源層包括第一芯片，所述第二有源層包括第二芯片；

在第一芯片上形成第一介質層；

在所述第一介質層上進行刻蝕或沉積，形成第一凹槽結構或第一凸臺結構；

在第一介質層上放置第二芯片，并使第二芯片與第一介質層之間具有空隙；

在所述第二芯片和第一介質層之間填充底填膠。

可選的，在所述的底填層結構的制造方法中，還包括：

在第一介質層上放置第二芯片之前，在第二芯片上形成第二介質層；

在所述第二介質層上進行刻蝕或沉積，形成第二凹槽結構或第二凸臺結構；

在第一介質層上放置第二芯片，并使第二介質層與第一介質層相對，并使第二介質層與第一介質層之間具有空隙；

在所述第二介質層和第一介質層之間填充底填膠。

可選的，在所述的底填層結構的制造方法中，在第一芯片上形成第一介質層之前，在第一芯片上形成多個第一焊盤，在第一芯片上形成第一介質層，以使所述第一介質層覆蓋所述第一焊盤；

在所述第一介質層上進行刻蝕，暴露所述第一焊盤；

在第一焊盤上形成金屬連接柱；

在金屬連接柱上焊接第二芯片。

本發明還提供一種底填層結構，其由上述的底填層結構的制造方法形成。