[發明專利]一種在位線結構中設置有傳輸門的SRAM及存取提升方法在審
| 申請號： | 202011469195.6 | 申請日： | 2020-12-14 |
| 公開（公告）號： | CN112579002A | 公開（公告）日： | 2021-03-30 |
| 發明（設計）人： | 程旭;王傳政;喻明艷;韓曉磊 | 申請（專利權）人： | 北京北大眾志微系統科技有限責任公司 |
| 主分類號： | G06F3/06 | 分類號： | G06F3/06 |
| 代理公司： | 北京科迪生專利代理有限責任公司 11251 | 代理人： | 張乾楨 |
| 地址： | 100080 北京市*** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 在位 結構 設置 傳輸 sram 存取 提升 方法 | ||
1.一種在位線結構中設置有傳輸門控制單元的SRAM，該SRAM包括：
多個存儲單元，組成存儲陣列；每個存儲單元包括外圍驅動電路，字線WL、鎖存器，以及位線；所述位線包括位線BL、和位線其特征在于：
其中，在位線的預定位置處插入一個雙向傳輸門，在雙向傳輸門的兩端加熔斷絲并聯結構，在不需要SRAM加速模式時，熔斷絲將傳輸門短路；啟用SRAM加速模式時，熔斷絲熔斷，雙向傳輸門啟用；
以所述雙向傳輸門為節點，將位線截為兩段，使得靠近讀出放大器一側位線寄生RC降低，提升存取速度；其中臨近讀出放大器和數據寫入驅動器的部分：因其位線寄生RC減少，對應的單元存取速度加快，定義為高速存取單元；遠離讀出放大器和數據寫入驅動器的部分，或者臨接高速存取部分是正常速度存取部分；
高速存取區域的大小由行地址段來劃分，高速存取區域對應低位行地址段，正常存取速度部分對應高位行地址；對一個M位行地址(AM-1～A0)的存儲陣列，若AM-1＝0選通高速存取部分，對應的剩余行譯碼地址為AM-2～A0，高速區域大小為整個SRAM的1/2，雙向傳輸門插入到字譯碼地址為WL＝2M-1-1和2M-1之間的位線上；若AM-1AM-2＝00選通高速存取部分，對應的剩余行譯碼地址為AM-3～A0，高速區域大小占整個SRAM的1/4，雙向傳輸門插入到字譯碼地址為WL＝2M-2-1和2M-2之間的位線上。
2.根據權利要求1所述的一種在位線結構中設置有傳輸門控制單元的SRAM，其特征在于：
所述SRAM還包括讀出放大器和數據寫入驅動器，與SRAM中的存儲單元連接。
3.根據權利要求1所述的一種在位線結構中設置有傳輸門控制單元的SRAM，其特征在于：
雙向傳輸門由一對PMOS和NMOS構成，保證雙向傳輸門在導通時位線兩側的電位相等。
4.根據權利要求1所述的一種在位線結構中設置有傳輸門控制單元的SRAM，其特征在于：
傳輸門的輸入輸出端口分別接被截斷的存儲陣列的位線，其PMOS和NMOS柵極接傳輸門開通/關斷邏輯控制電路；PMOS和NMOS的襯底分別接VDD和GND，構成源漏互換結構，以保證傳輸門開通時電荷/電位的雙向傳輸。
5.根據權利要求1所述的一種在位線結構中設置有傳輸門控制單元的SRAM，其特征在于：
雙向傳輸門的開和關由外部存取速度選擇信號HS_Strobe控制，HS_Strobe為高電平時，雙向傳輸門關閉，高速模式開啟；HS_Strobe為低電平，雙向傳輸門導通，高速模式關閉。
6.根據權利要求5所述的一種在位線結構中設置有傳輸門控制單元的SRAM，其特征在于：
在HS_Strobe有效，即等于“1”時，雙向傳輸門的開和關由SRAM外部寫使能WE和讀使能RE信號控制；寫使能或讀使能有效時，雙向傳輸門關閉；寫使能和讀使能都無效時，雙向傳輸門導通。
7.根據權利要求6所述的一種在位線結構中設置有傳輸門控制單元的SRAM，其特征在于：寫使能和讀使能不能同時有效。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于北京北大眾志微系統科技有限責任公司，未經北京北大眾志微系統科技有限責任公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011469195.6/1.html，轉載請聲明來源鉆瓜專利網。
