[發明專利]AXI總線結構及芯片系統

在審

• 申請號: 202011463344.8
• 申請日: 2020-12-11
• 公開（公告）號: CN112579501A
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 竇雄;李毅
• 申請（專利權）人: 北京愛芯科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F15/78;G06F5/06;H04L12/40;H04L12/761
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 鐘揚飛

1.一種AXI總線結構，其特征在于，包括：

至少兩個主功能單元組，每一所述主功能單元組包括至少兩個主功能單元；

至少兩個第一路由單元，所述至少兩個主功能單元組與所述至少兩個第一路由單元一一對應，每一所述第一路由單元與對應所述主功能單元組的每一所述主功能單元分別通過AXI總線連接；

至少兩個第二路由單元，每一所述第二路由單元與每一所述第一路由單元分別通過AXI總線連接；

至少兩個從功能單元組，每一從功能單元組包括至少兩個第二從功能單元，所述至少兩個從功能單元組與所述至少兩個第二路由單元一一對應，每一所述第二路由單元與對應所述從功能單元組的每一所述從功能單元分別通過AXI總線連接。

2.根據權利要求1所述的AXI總線結構，其特征在于，每一所述第一路由單元包括依次通過AXI總線連接的至少兩個第一路由節點，每一所述第二路由單元包括通過AXI總線依次連接的至少兩個第二路由節點；

每一所述第二路由單元的至少兩個第二路由節點分別與所述至少兩個第一路由單元一一對應，每一所述第二路由節點與對應所述第一路由單元的一個第一路由節點通過AXI總線連接。

3.根據權利要求2所述的AXI總線結構，其特征在于，每一所述第一路由節點與至少一個所述第二路由節點連接。

4.根據權利要求2所述的AXI總線結構，其特征在于，所述AXI總線包括寫地址/數據通道、讀地址通道、讀數據通道及寫應答通道；

每一所述第一路由節點包括：位于寫地址/數據通道上的第一下行子節點、位于讀地址通道上的第二下行子節點、位于讀數據通道上的第一上行子節點以及位于寫應答通道上的第二上行子節點；

在同一所述第一路由單元內，所述至少兩個第一路由節點的第一下行子節點依次相連，所述至少兩個第一路由節點的第二下行子節點依次相連接，所述至少兩個第一路由節點的第一上行子節點依次相連，所述至少兩個第一路由節點的第二上行子節點依次相連；

所述第一下行子節點、第二下行子節點、所述第一上行子節點以及第二上行子節點的一端分別與對應的主功能單元連接，另一端與對應的第二路由節點連接。

5.根據權利要求4所述的AXI總線結構，其特征在于，每一所述第二路由節點包括：位于寫地址/數據通道上的第三下行子節點、位于讀地址通道上的第四下行子節點、位于讀數據通道上的第三上行子節點以及位于寫應答通道上的第四上行子節點；

在同一所述第二路由單元內，所述至少兩個第二路由節點的第三下行子節點依次相連，所述至少兩個第二路由節點的第四下行子節點依次相連，所述至少兩個第二路由節點的第三上行子節點依次相連，所述至少兩個第二路由節點的第四上行子節點依次相連；

所述第三下行子節點的輸入端與第一下行子節點的輸出端連接，所述第四下行子節點的輸入端與第二下行子節點的輸出端連接，所述第三上行子節點的一端與第一上行子節點的連接，所述第四上行子節點的另一端與第二上行子節點連接；所述第三下行子節點、第四下行子節點、第三上行子節點及第四上行子節點的另一端分別與對應從功能單元連接。

6.根據權利要求5所述的AXI總線結構，其特征在于，第一預設子節點包括主多路分配器以及主仲裁器；

所述主多路分配器用于接入與其連接的其他節點發送的信息，并將所述信息發送給所述主仲裁器或者與其連接的另一其他節點；

所述主仲裁器用于接收所述多路分配器發送的信息或者其他第一預設子節點發送的信息，并將信息輸出給與其連接的其他節點；

所述第一預設子節點的節點類型為：第一上行子節點、第一下行子節點、第二上行子節點、第二下行子節點、第三上行子節點、第三下行子節點、第四上行子節點或第四下行子節點，且所述第一預設子節點連接的同類第一預設子節點的數量為一個。