[發明專利]片上集成IPD封裝結構及其封裝方法、三維封裝結構有效
| 申請號: | 202011462259.X | 申請日: | 2020-12-14 |
| 公開(公告)號: | CN112234143B | 公開(公告)日: | 2021-04-20 |
| 發明(設計)人: | 何舒瑋;胡柳林;陳依軍;盧朝保;侯杰;周鵬;吳曉東;周文瑾;唐仲俊;邊麗菲 | 申請(專利權)人: | 成都嘉納海威科技有限責任公司 |
| 主分類號: | H01L49/02 | 分類號: | H01L49/02 |
| 代理公司: | 成都正華專利代理事務所(普通合伙) 51229 | 代理人: | 代維凡 |
| 地址: | 610200 四川省成都市*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 集成 ipd 封裝 結構 及其 方法 三維 | ||
1.一種片上集成IPD封裝結構,其特征在于,包括:
硅基板層;
第一金屬布線層,設置在所述硅基板層上下表面并通過貫穿所述硅基板層的硅通孔連通;所述第一金屬布線層具體包括采用雙面電鍍圖形化工藝在所述硅基板層上下表面制作的連續圖形化加厚金屬層,及在所述硅通孔內壁制作的金屬化通孔;所述連續圖形化加厚金屬層包括片上集成電感和片上集成電容的下電極;
介質層,設置在位于所述硅基板層上表面的第一金屬布線層的表面;所述介質層采用物理氣相沉積Parylene工藝敷設在位于所述硅基板層上表面的第一金屬布線層的表面,并在片上集成電容的下電極上進行鈍化層制作電容介質材料;
第二金屬布線層,設置在所述介質層的表面,并與介質層和第一金屬布線層依次層疊構成片上集成IPD;所述第二金屬布線層采用雙面電鍍圖形化工藝在所述介質層表面制作的連續加厚金屬層包括片上集成電感和片上集成電容的上電極;及
芯片,集成在所述硅基板層上。
2.根據權利要求1所述的片上集成IPD封裝結構,其特征在于,所述第一金屬布線層在位于所述硅基板層下表面制作的金屬層上設置有連接其它基板的微凸點結構。
3.根據權利要求1所述的片上集成IPD封裝結構,其特征在于,所述硅基板層上采用濺射工藝制作片上集成電阻。
4.根據權利要求1所述的片上集成IPD封裝結構,其特征在于,所述芯片采用片上集成或異質集成方式集成在所述硅基板層上。
5.一種片上集成IPD封裝結構的封裝方法,其特征在于,包括以下步驟:
S1、在硅基板層上采用濺射工藝制作片上集成電阻;
S2、在硅基板層上采用DRIE刻蝕工藝制作硅通孔;
S3、在硅基板層上下表面濺射種子層并制作光刻膠掩膜,采用雙面電鍍圖形化工藝在硅基板層上下表面制作連續加厚金屬層,及在硅通孔內壁制作金屬化通孔,去除光刻膠和種子層后形成第一金屬布線層,包括片上集成電感和片上集成電容的下電極;
S4、采用物理氣相沉積Parylene工藝在位于硅基板層上表面的第一金屬布線層表面制作介質層;
S5、在介質層表面濺射種子層并制作光刻膠掩膜,采用雙面電鍍圖形化工藝在介質層表面制作連續加厚金屬層,去除光刻膠和種子層后形成第二金屬布線層,包括片上集成電感和片上集成電容的上電極;第二金屬布線層與介質層和第一金屬布線層依次層疊構成片上集成IPD;
S6、采用片上集成或異質集成方式在硅基板層上集成芯片。
6.一種片上集成IPD三維封裝結構,其特征在于,包括:
多個上下依次層疊的片上集成IPD封裝結構,各個片上集成IPD封裝結構之間通過微凸點結構互聯;
所述片上集成IPD封裝結構具體包括:
硅基板層;
第一金屬布線層,設置在所述硅基板層上下表面并通過貫穿所述硅基板層的硅通孔連通;
介質層,設置在位于所述硅基板層上表面的第一金屬布線層的表面;
第二金屬布線層,設置在所述介質層的表面,并與介質層和第一金屬布線層依次層疊構成片上集成IPD;及
芯片,集成在所述硅基板層上。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于成都嘉納海威科技有限責任公司,未經成都嘉納海威科技有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011462259.X/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體檢測裝置及檢測方法
- 下一篇:攝像光學鏡頭





