[發明專利]片上集成IPD封裝結構及其封裝方法、三維封裝結構

有效

• 申請號: 202011462259.X
• 申請日: 2020-12-14
• 公開（公告）號: CN112234143B
• 公開（公告）日: 2021-04-20
• 發明（設計）人: 何舒瑋;胡柳林;陳依軍;盧朝保;侯杰;周鵬;吳曉東;周文瑾;唐仲俊;邊麗菲
• 申請（專利權）人: 成都嘉納海威科技有限責任公司
• 主分類號: H01L49/02
• 分類號: H01L49/02
• 代理公司: 成都正華專利代理事務所(普通合伙) 51229
• 代理人: 代維凡

本發明公開了一種片上集成IPD封裝結構及其封裝方法、三維封裝結構，片上集成IPD封裝結構包括硅基板層，設置在硅基板層上下表面并通過貫穿硅基板層的硅通孔連通的第一金屬布線層，設置在位于硅基板層上表面的第一金屬布線層表面的介質層，設置在第一介質層的表面并與介質層和第一金屬布線層依次層疊構成片上集成IPD的第二金屬布線層，及集成在硅基板層上的芯片。本發明將硅基板作為集成封裝基板，在基板上集成無源元器件，采用封裝基板一體化制作的集成方式將元器件制作與系統集成在同一個工藝流程下完成，無需單獨加工制作元器件，加工集成簡單，易于實現3D集成，且具有精度高、一致性好的優點，節省了電路面積，設計更加靈活。

技術領域

本發明涉及IPD（集成無源器件）技術領域，具體涉及一種片上集成IPD封裝結構及其封裝方法、三維封裝結構。

背景技術

射頻系統主要由放大類芯片、控制類芯片以及無源元器件構成，無源元器件的小型化集成化倍受關注。在整個電路中電感、電容、濾波器等無源器件占系統體積的50%以上，無源元件的高密度集成、小型化技術成為核心問題。目前無源元器件大多為分離器件，采用焊接或者粘接的方式集成在pcb板上，需要很大的面積用于焊接與通孔，或者采用LTCC基板上集成電感、電容等無源元件，但是LTCC屬于厚膜工藝，目前線條最小線寬約80mm、線條精度10mm左右，尺寸大，精度差。

發明內容

針對現有技術中的上述不足，本發明提供了一種片上集成IPD封裝結構及其封裝方法、三維封裝結構。

為了達到上述發明目的，本發明采用的技術方案為：

第一方面，本發明提出了一種片上集成IPD封裝結構，包括：

硅基板層；

第一金屬布線層，設置在所述硅基板層上下表面并通過貫穿所述硅基板層的硅通孔連通；

介質層，設置在位于所述硅基板層上表面的第一金屬布線層的表面；

第二金屬布線層，設置在所述介質層的表面，并與介質層和第一金屬布線層依次層疊構成片上集成IPD；及

芯片，集成在所述硅基板層上。

進一步地，所述第一金屬布線層具體包括采用雙面電鍍圖形化工藝在所述硅基板層上下表面制作的連續加厚金屬層，及在所述硅通孔內壁制作的金屬化通孔。

進一步地，所述第一金屬布線層在位于所述硅基板層上表面制作的連續圖形化加厚金屬層包括片上集成電感和片上集成電容的下電極。

進一步地，所述第一金屬布線層在位于所述硅基板層下表面制作的金屬層上設置有連接其它基板的微凸點結構。

進一步地，所述硅基板層上采用濺射工藝制作片上集成電阻。

進一步地，所述介質層采用物理氣相沉積Parylene工藝敷設在位于所述硅基板層上表面的第一金屬布線層的表面，并在片上集成電容的下電極上進行鈍化層制作電容介質材料。

進一步地，所述第二金屬布線層采用雙面電鍍圖形化工藝在所述介質層表面制作的連續加厚金屬層包括片上集成電感和片上集成電容的上電極。

進一步地，所述芯片采用片上集成或異質集成方式集成在所述硅基板層上。

第二方面，本發明還提出了一種片上集成IPD封裝結構的封裝方法，包括以下步驟：

S1、在硅基板層上采用濺射工藝制作片上集成電阻；

S2、在硅基板層上采用DRIE刻蝕工藝制作硅通孔；