[發明專利]半導體器件制備方法及半導體器件

在審

• 申請號: 202011462122.4
• 申請日: 2020-12-14
• 公開（公告）號: CN112242433A
• 公開（公告）日: 2021-01-19
• 發明（設計）人: 李馬惠;宋曉棟;師宇晨;張海超
• 申請（專利權）人: 陜西源杰半導體技術有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/82
• 代理公司: 北京華進京聯知識產權代理有限公司 11606
• 代理人: 樊春燕

1.一種半導體器件的制備方法，其特征在于，包括：

提供基板；

在所述基板表面形成電流選擇層；沿著所述基板的延伸方向，所述電流選擇層包括多個間隔設置的高阻態區和低阻態區，所述高阻態區和所述低阻態區通過光刻工藝制成；

在所述電流選擇層遠離所述基板的一側形成有源層，其中，沿著所述基板延伸的方向，所述有源層包括多個間隔設置的無增益區和有增益區，所述高阻態區與所述無增益區一一對應，所述低阻態區與所述有增益區一一對應。

2.如權利要求1所述的半導體器件的制備方法，其特征在于，所述在所述基板表面形成電流選擇層包括：

在所述基板表面依次形成阻態形成層和第一包層；

通用光刻工藝，刻蝕所述第一包層與所述阻態形成層，形成所述電流選擇層。

3.一種半導體器件，其特征在于，包括：

基板；

電流選擇層，設置于所述基板的表面；沿著所述基板的延伸方向，所述電流選擇層包括間隔設置的高阻態區和低阻態區；

有源層，設置于所述電流選擇層遠離所述基板的一側，沿著所述基板延伸的方向，所述有源層包括多個間隔設置的無增益區和有增益區，所述高阻態區與所述無增益區一一對應，所述低阻態區與所述有增益區一一對應。

4.如權利要求3所述的半導體器件，其特征在于，所述電流選擇層包括：

阻態形成層，設置于所述基板的表面；所述阻態形成層包括多個間隔設置的凸起結構，所述凸起結構所在的區域形成所述高阻態區，所述凸起結構和相鄰的所述凸起結構之間形成所述低阻態區；以及

第一包層，設置于所述阻態形成層遠離所述基板的一側。

5.如權利要求4所述的半導體器件，其特征在于，所述凸起結構包括Fe摻雜In_1-xGa_xAs_yP_1-y材料，其中，x的取值范圍是0.00~0.6，y的取值范圍是0.00~0.95。

6.如權利要求5所述的半導體器件，其特征在于，所述Fe摻雜In_1-xGa_xAs_yP_1-y材料中，x為0.258，y為0.468。

7.如權利要求6所述的半導體器件，其特征在于，所述Fe摻雜In_1-xGa_xAs_yP_1-y材料中，Fe摻雜濃度D_Fe為5e16 cm^-3~2e18 cm^-3。

8.如權利要求7所述的半導體器件，其特征在于，所述Fe摻雜In_1-xGa_xAs_yP_1-y材料中，Fe摻雜濃度為1.5e18 cm^-3。

9.如權利要求4-8任一項所述的半導體器件，其特征在于，還包括第二包層，所述第二包層設置于所述第一包層和所述有源層之間。

10.如權利要求9所述的半導體器件，其特征在于，還包括第三包層和接觸層，依次設置于所述有源層遠離所述基板的一側。

11.如權利要求9所述的半導體器件，其特征在于，所述阻態形成層的厚度T_g為10nm~500nm，所述第一包層的厚度T_c為5nm~200nm，所述第二包層厚度T_b為0nm~500nm。