[發明專利]分層電磁屏蔽封裝結構和封裝結構制作方法

有效

• 申請號: 202011462008.1
• 申請日: 2020-12-14
• 公開（公告）號: CN112234047B
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 孔德榮;鐘磊;李利
• 申請（專利權）人: 甬矽電子（寧波）股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/31;H01L25/16;H01L25/18;H01L21/50;H01L21/56
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 張洋

本申請提供的一種分層電磁屏蔽封裝結構和封裝結構制作方法，涉及封裝技術領域。該分層電磁屏蔽封裝結構中，屏蔽器件包括層疊設置的底部屏蔽層、中間層和頂部屏蔽層，模組基板上設有第一接地點和第二接地點，底部屏蔽層與第一接地點電性連接，頂部屏蔽層與第二接地點電性連接；模組基板上設有第一封裝體，用于塑封屏蔽器件和多個芯片，第一封裝體表面的外表面設有金屬層，底部屏蔽層和頂部屏蔽層分別與金屬層電性連接。通過設置分層屏蔽區，可以實現封裝結構頂部和底部抗電磁干擾的目的，封裝結構的中部起到減弱電磁屏蔽性能的效果，以適應不同種類的電子產品抗干擾需求。

技術領域

本發明涉及封裝技術領域，具體而言，涉及一種分層電磁屏蔽封裝結構和封裝結構制作方法。

背景技術

隨著半導體行業的快速發展，系統級封裝（System in a Package，簡寫SIP）模組結構廣泛應用于半導體行業中。并且，隨著電子產品廣泛運用于通信領域高頻信號，故需要對電子產品進行抗電磁干擾設計。

目前，通過在電子產品中設置分區電磁屏蔽結構，以防止各種芯片和元器件互相產生的電磁干擾現象發生。電磁屏蔽結構常常采用在封裝結構中挖槽填充導電材料，通過導電材料以實現封裝體外金屬層的接地，達到電磁屏蔽的效果。這種方式封裝工藝繁瑣，并且整體封裝結構的屏蔽性能一致，難以滿足某些電子產品的個性化屏蔽需求。

發明內容

本發明的目的包括提供了一種分層電磁屏蔽封裝結構和封裝結構制作方法，其能夠簡化工藝流程，提高封裝質量，同時能夠實現封裝結構在底部和頂部的電磁屏蔽效果較好，在封裝結構中部的電磁屏蔽性能減弱的特點，以滿足不同種類的電子產品的電磁屏蔽要求。

本發明的實施例可以這樣實現：

第一方面，本發明提供一種分層電磁屏蔽封裝結構，包括模組基板、屏蔽器件和多個芯片，多個所述芯片間隔設置在所述模組基板上，至少兩個相鄰的所述芯片之間設有所述屏蔽器件；

所述屏蔽器件包括層疊設置的底部屏蔽層、中間層和頂部屏蔽層，所述模組基板上設有第一接地點和第二接地點，所述底部屏蔽層與所述第一接地點電性連接，所述頂部屏蔽層與所述第二接地點電性連接；

所述模組基板上設有第一封裝體，用于塑封所述屏蔽器件和多個所述芯片，所述第一封裝體表面的外表面設有金屬層，所述底部屏蔽層和所述頂部屏蔽層分別與所述金屬層電性連接。

在可選的實施方式中，所述底部屏蔽層和所述頂部屏蔽層分別包括第一基板，所述第一基板的正面設有第一焊盤，所述第一基板的反面設有第二焊盤，所述第一焊盤和所述第二焊盤電性連接；

所述底部屏蔽層的所述第一焊盤和所述第二焊盤兩者中，其中一個與所述第一接地點電性連接，另一個與所述金屬層電性連接；所述頂部屏蔽層的所述第一焊盤和所述第二焊盤兩者中，其中一個與所述第二接地點電性連接，另一個與所述金屬層電性連接。

在可選的實施方式中，所述第一焊盤連接有金屬柱，所述金屬柱與所述第一接地點或所述第二接地點電性連接；所述第一基板上設有第二封裝體，用于塑封所述金屬柱。

在可選的實施方式中，所述第二封裝體的塑封料中設有導電顆粒。

在可選的實施方式中，所述中間層采用阻擋塊，所述阻擋塊的一側與所述底部屏蔽層連接，另一側與所述頂部屏蔽層連接。

在可選的實施方式中，所述阻擋塊上開設有通孔。

在可選的實施方式中，所述阻擋塊包括第二基板和設于所述第二基板上的第三封裝體，所述第二基板和所述第三封裝體兩者中，其中一個與所述底部屏蔽層連接，另一個與所述頂部屏蔽層連接。

第二方面，本發明提供一種封裝結構制作方法，包括：

制作屏蔽器件，所述屏蔽器件包括底部屏蔽層、中間層和頂部屏蔽層；