[發明專利]高壓DMOS晶體管

在審

• 申請號: 202011460085.3
• 申請日: 2020-12-11
• 公開（公告）號: CN112993038A
• 公開（公告）日: 2021-06-18
• 發明（設計）人: E·J·考尼;A·布蘭尼克;J·P·瑪史凱爾
• 申請（專利權）人: 亞德諾半導體國際無限責任公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 劉倜

提供橫向n溝道LDMOS晶體管的改進結構以避免在晶體管工作期間發生的柵極?氧化物破裂。LDMOS晶體管包括電介質隔離結構，該電介質隔離結構將包括寄生NPN晶體管的區域與由于弱影響電離而產生空穴電流的區域(即LDMOS晶體管的擴展漏極區域)物理隔離。根據本公開的實施方案，這可以使用兩個區域之間的垂直溝槽來實現。還提出進一步的實施方案以使得減小寄生NPN晶體管的增益和減小背柵電阻，以便進一步提高LDMOS晶體管的魯棒性。

技術領域

本公開涉及一種具有改進的結構以在其操作期間改善晶體管的魯棒性的n溝道LDMOS晶體管。特別地，本發明涉及一種具有改進的結構以在晶體管的操作期間完全避免或至少減少柵極氧化物破裂發生的n溝道LDMOS晶體管。

背景技術

高壓集成電路或HVIC主要用于電源轉換應用中。橫向雙擴散MOS晶體管或LDMOS是HVIC的常見組件。發明人已經認識到，在裝置工作時，n溝道LDMOS裝置中可發生柵極-氧化物破裂，并可導致裝置的最終故障。這種類型的破裂不同于柵極氧化物破裂，后者是制造缺陷，因為前者發生在裝置工作期間。因此，需要一種改進的、魯棒性的裝置結構來解決在n溝道LDMOS裝置的操作期間柵極氧化物破裂的問題。

發明內容

提供橫向n溝道LDMOS晶體管的改進結構以避免在晶體管工作期間發生的柵極-氧化物破裂。LDMOS晶體管包括電介質隔離結構，該電介質隔離結構將包括寄生NPN晶體管的區域與由于弱影響電離而產生空穴電流的區域(即LDMOS晶體管的擴展漏極區域)物理隔離。根據本公開的實施方案，這可以使用兩個區域之間的垂直溝槽來實現。還提出進一步的實施方案以使得減小寄生NPN晶體管的增益和減小背柵電阻，以便進一步提高LDMOS晶體管的魯棒性。

根據本公開的第一方面，提供LDMOS晶體管，包括：漏極；柵極；源極；和背柵；其中所述LDMOS晶體管還包括隔離結構，所述隔離結構被配置為將包括所述LDMOS晶體管的漏極的第一區域與第二區域物理隔離，所述第二區域在使用中具有寄生雙極結型晶體管。

根據本公開的第二方面，提供橫向n溝道LDMOS晶體管，包括：漏極；柵極；源極；和背柵；其中所述LDMOS晶體管還包括：在所述漏極和所述柵極之間橫向延伸的場氧化物區域；在所述場氧化物區域的邊緣和所述源極之間橫向延伸的柵極氧化物區域；p摻雜區域，被配置為在使用中減小寄生雙極晶體管的增益，所述p-摻雜區域嵌入在所述源極和所述背柵下方的p阱區域中，其中所述p摻雜區域包括：掩埋的p摻雜層，與所述源極和所述背柵通過所述p阱區域的剩余部分隔離，并且其中所述掩埋的p摻雜層的邊緣被配置為與在所述場氧化物區域和所述柵極氧化物區域之間的過渡附近的柵極的邊緣對齊。

根據本公開的第三方面，提供橫向n溝道LDMOS晶體管，包括：第一區域，被配置為在使用中用作虛擬JFET；第二區域，被配置為在使用中用作虛擬MOSFET，其中所述第一區域在使用過程中由于弱沖擊電離產生第一電流，其中所述第二區域在使用過程中由于所述第二區域中的寄生NPN晶體管產生第二電流，并且其中所述第一區域被配置為與所述第二區域隔離，使得所述第一電流與所述第二電流不成比例。

附圖說明

圖1A是通過n溝道LDMOS裝置的截面圖。

圖1B是在圖1A的裝置的操作期間發生的柵極氧化物破裂機制的示例。

圖2示出了圖1A的裝置的不同區域的示例摻雜濃度分布。

圖3A是當寄生NPN雙極晶體管截止時LDMOS裝置的參考電路示意圖。

圖3B是用于激活寄生NPN雙極晶體管的LDMOS裝置的電路示意圖。

圖3C(i)是LDMOS裝置的橫截面，示出了在LDMOS裝置的瞬態模式操作期間作為反向柵極電流源的PNP晶體管的概念。

圖3C(ii)是圖3C(i)所示概念的電路圖。