[發(fā)明專利]計(jì)算系統(tǒng)功率管理設(shè)備、系統(tǒng)和方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202011456888.1
• 申請(qǐng)日: 2020-12-11
• 公開（公告）號(hào): CN112987898A
• 公開（公告）日: 2021-06-18
• 發(fā)明（設(shè)計(jì)）人: N·喬拉;A·格羅弗;G·德索利;K·J·多里;T·勃伊施;P·庫瑪
• 申請(qǐng)（專利權(quán)）人: 意法半導(dǎo)體股份有限公司;意法半導(dǎo)體國(guó)際有限公司
• 主分類號(hào): G06F1/26
• 分類號(hào): G06F1/26
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 羅利娜

1.一種片上系統(tǒng)SoC設(shè)備，包括：

一個(gè)或多個(gè)處理器；

存儲(chǔ)器，被耦合到所述一個(gè)或多個(gè)處理器，并且具有多個(gè)存儲(chǔ)器電路，其中，所述多個(gè)存儲(chǔ)器電路中的每個(gè)相應(yīng)的存儲(chǔ)器電路被耦合到用于相應(yīng)的所述存儲(chǔ)器電路的相應(yīng)的鎮(zhèn)流器驅(qū)動(dòng)器以及相應(yīng)的激活存儲(chǔ)器信號(hào)開關(guān)；以及

一個(gè)或多個(gè)電壓調(diào)節(jié)器，被耦合到鎮(zhèn)流器驅(qū)動(dòng)器柵極節(jié)點(diǎn)以及相應(yīng)的所述存儲(chǔ)器電路中的至少一個(gè)存儲(chǔ)器電路的偏置節(jié)點(diǎn)。

2.根據(jù)權(quán)利要求1所述的SoC設(shè)備，其中所述一個(gè)或多個(gè)電壓調(diào)節(jié)器中的每個(gè)電壓調(diào)節(jié)器是低壓降調(diào)節(jié)器(LDO)。

3.根據(jù)權(quán)利要求1所述的SoC設(shè)備，其中，在操作中，用于相應(yīng)的存儲(chǔ)器電路的相應(yīng)的所述激活存儲(chǔ)器信號(hào)開關(guān)使得相應(yīng)的所述存儲(chǔ)器電路在針對(duì)相應(yīng)的所述存儲(chǔ)器電路的激活狀態(tài)與針對(duì)相應(yīng)的所述存儲(chǔ)器電路的保持狀態(tài)之間轉(zhuǎn)換。

4.根據(jù)權(quán)利要求1所述的SoC設(shè)備，其中所述多個(gè)存儲(chǔ)器電路中的每個(gè)相應(yīng)的存儲(chǔ)器電路經(jīng)由相應(yīng)的所述存儲(chǔ)器電路的相應(yīng)的偏置節(jié)點(diǎn)耦合到相應(yīng)的電壓調(diào)節(jié)器，并且其中相應(yīng)的所述電壓調(diào)節(jié)器的所述輸出被耦合到用于相應(yīng)的所述存儲(chǔ)器電路的相應(yīng)的所述鎮(zhèn)流器驅(qū)動(dòng)器的柵極節(jié)點(diǎn)。

5.根據(jù)權(quán)利要求1所述的SoC設(shè)備，其中被耦合到所述多個(gè)存儲(chǔ)器電路的所述一個(gè)或多個(gè)電壓調(diào)節(jié)器是公共電壓調(diào)節(jié)器，所述公共電壓調(diào)節(jié)器被耦合到用于所述多個(gè)存儲(chǔ)器電路中的每個(gè)存儲(chǔ)器電路的每個(gè)相應(yīng)的鎮(zhèn)流器驅(qū)動(dòng)器的相應(yīng)的柵極節(jié)點(diǎn)。

6.根據(jù)權(quán)利要求5所述的SoC設(shè)備，其中所述多個(gè)存儲(chǔ)器電路包括第一組存儲(chǔ)器電路和附加存儲(chǔ)器電路，其中所述附加存儲(chǔ)器電路的偏置節(jié)點(diǎn)被耦合到所述公共電壓調(diào)節(jié)器的公共偏置節(jié)點(diǎn)，并且其中所述附加存儲(chǔ)器電路在操作中被維持在保持狀態(tài)中。

7.根據(jù)權(quán)利要求6所述的SoC設(shè)備，其中所述附加存儲(chǔ)器電路具有的尺寸小于所述第一組存儲(chǔ)器電路中的任何存儲(chǔ)器電路的尺寸。

8.根據(jù)權(quán)利要求6所述的SoC設(shè)備，其中所述第一組存儲(chǔ)器電路中的至少一個(gè)存儲(chǔ)器電路的偏置節(jié)點(diǎn)經(jīng)由第一開關(guān)耦合到所述公共電壓調(diào)節(jié)器的所述公共偏置節(jié)點(diǎn)，并且其中在操作中，所述第一開關(guān)響應(yīng)于用于所述至少一個(gè)存儲(chǔ)器電路的相應(yīng)的所述激活存儲(chǔ)器信號(hào)開關(guān)的斷開而閉合。

9.根據(jù)權(quán)利要求8所述的SoC設(shè)備，包括：延遲電路裝置，被耦合到所述開關(guān)，其中在操作中，所述延遲電路裝置響應(yīng)于所述至少一個(gè)存儲(chǔ)器電路的相應(yīng)的所述激活存儲(chǔ)器信號(hào)開關(guān)的斷開，而延遲所述第一開關(guān)的所述閉合。

10.根據(jù)權(quán)利要求1所述的SoC設(shè)備，其中所述多個(gè)存儲(chǔ)器電路包括第一組存儲(chǔ)器電路以及附加存儲(chǔ)器電路，所述附加電路在操作期間被維持在保持狀態(tài)中，其中所述SoC設(shè)備包括控制邏輯，所述控制邏輯被耦合到用于所述第一組存儲(chǔ)器電路的至少一個(gè)存儲(chǔ)器電路的所述激活存儲(chǔ)器信號(hào)開關(guān)、以及在所述附加存儲(chǔ)器電路的偏置節(jié)點(diǎn)與所述至少一個(gè)存儲(chǔ)器電路的偏置節(jié)點(diǎn)之間耦合的第一開關(guān)，并且其中在操作中，所述控制邏輯至少部分地基于在所述附加存儲(chǔ)器電路的所述偏置節(jié)點(diǎn)處的電壓處于在所述至少一個(gè)存儲(chǔ)器電路的所述偏置節(jié)點(diǎn)處的電壓的閾值范圍內(nèi)，來閉合所述第一開關(guān)。

11.根據(jù)權(quán)利要求1所述的SoC設(shè)備，其中所述多個(gè)存儲(chǔ)器電路包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)陣列。

12.根據(jù)權(quán)利要求1所述的SoC設(shè)備，其中用于所述多個(gè)存儲(chǔ)器電路的相應(yīng)的所述鎮(zhèn)流器驅(qū)動(dòng)器被嵌入到所述多個(gè)存儲(chǔ)器電路內(nèi)，并且被分布到所述多個(gè)存儲(chǔ)器電路內(nèi)。