[發(fā)明專利]半導(dǎo)體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 202011445350.0
• 申請日: 2020-12-08
• 公開（公告）號: CN112490293B
• 公開（公告）日: 2022-10-11
• 發(fā)明（設(shè)計(jì)）人: 程亞杰
• 申請（專利權(quán)）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 曹廷廷

本發(fā)明提供了一種半導(dǎo)體器件及其制造方法，所述半導(dǎo)體器件包括：襯底，所述襯底中形成有溝槽填充結(jié)構(gòu)圍成的有源區(qū)；LOCOS和位于所述LOCOS一側(cè)的至少一個(gè)溝槽，形成于所述有源區(qū)的襯底中，所述LOCOS的頂面高于所述襯底的頂面，所述溝槽的底壁高于所述溝槽填充結(jié)構(gòu)的底面；柵介質(zhì)層，形成于所述溝槽的內(nèi)壁以及所述溝槽外圍的襯底上；以及，柵極層，形成于所述柵介質(zhì)層上以及靠近所述溝槽的部分所述LOCOS上。本發(fā)明的技術(shù)方案使得能夠在不降低擊穿電壓的同時(shí)，還能使得導(dǎo)通電阻降低。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別涉及一種半導(dǎo)體器件及其制造方法。

背景技術(shù)

橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS，lateral double-diffused MOS)現(xiàn)在被廣泛應(yīng)用于功率集成電路(power ICs)中，LDMOS最重要的參數(shù)是導(dǎo)通電阻(Ron)和擊穿電壓(BV)，導(dǎo)通電阻越小越好，擊穿電壓越大越好，二者是相互矛盾的。當(dāng)通過調(diào)整離子注入條件、場板區(qū)的大小以及器件尺寸等方式優(yōu)化了導(dǎo)通電阻和擊穿電壓之后，若要進(jìn)一步降低導(dǎo)通電阻，則會導(dǎo)致?lián)舸╇妷航档?，若要進(jìn)一步提高擊穿電壓，則會導(dǎo)致導(dǎo)通電阻增大。

例如圖1a和圖1b所示的是含硅局部氧化隔離結(jié)構(gòu)(LOCOS,Local Oxidation ofSilicon)的LDMOS，根據(jù)版圖定義出有源區(qū)A1，LDMOS包括襯底10、位于有源區(qū)的襯底10中的體區(qū)11和漂移區(qū)12、位于體區(qū)11中的體接觸區(qū)15和源極區(qū)16以及位于漂移區(qū)12中的漏極區(qū)17，LDMOS還包括依次位于襯底10上的柵介質(zhì)層13和柵極層14以及位于柵極層14和漏極區(qū)17之間的場氧化層18，場氧化層18位于柵介質(zhì)層13的一側(cè)，柵極層14的一部分位于溝道上方，另一部分則橫向擴(kuò)展至場氧化層18的上方，該柵極層14位于溝道上方的這部分構(gòu)成了該LDMOS的柵極區(qū)，而延伸至場氧化層18的部分構(gòu)成了場板。柵介質(zhì)層13和柵極層14從體區(qū)11延伸至漂移區(qū)12上，漂移區(qū)12包圍場氧化層18，體接觸區(qū)15和源極區(qū)16位于柵極層14的遠(yuǎn)離場氧化層18的一側(cè)的體區(qū)11中。圖1a和圖1b所示的含硅局部氧化隔離結(jié)構(gòu)的LDMOS雖然由于具有較長的場氧化層18，且部分場氧化層18位于柵極層14的下方，使得增加了擊穿電壓，但是也增加了電流路徑而導(dǎo)致導(dǎo)通電阻增大。

因此，如何在保證擊穿電壓不變的同時(shí)，還能進(jìn)一步降低導(dǎo)通電阻是目前亟需解決的問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導(dǎo)體器件及其制造方法，能夠在不降低擊穿電壓的同時(shí)，還能使得導(dǎo)通電阻降低。

為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種半導(dǎo)體器件，包括：

襯底，所述襯底中形成有溝槽填充結(jié)構(gòu)圍成的有源區(qū)；

LOCOS和位于所述LOCOS一側(cè)的至少一個(gè)溝槽，形成于所述有源區(qū)的襯底中，所述LOCOS的頂面高于所述襯底的頂面，所述溝槽的底壁高于所述溝槽填充結(jié)構(gòu)的底面；

柵介質(zhì)層，形成于所述溝槽的內(nèi)壁以及所述溝槽外圍的襯底上；以及，

柵極層，形成于所述柵介質(zhì)層上以及靠近所述溝槽的部分所述LOCOS上。

可選的，所述溝槽的靠近所述LOCOS的一側(cè)暴露出所述LOCOS。

可選的，所有的所述溝槽在垂直于所述LOCOS的所述一側(cè)的邊緣方向上的長度大于在平行于所述LOCOS的所述一側(cè)的邊緣方向上的長度。

可選的，所述半導(dǎo)體器件包括至少兩個(gè)溝槽，所有的所述溝槽沿著平行于所述LOCOS的所述一側(cè)的邊緣方向依次排列。

可選的，所述LOCOS的兩端與所述溝槽填充結(jié)構(gòu)的側(cè)壁頂部接觸；所述柵極層的兩端從所述柵介質(zhì)層上以及靠近所述溝槽的部分所述LOCOS上延伸至所述溝槽填充結(jié)構(gòu)上。