[發(fā)明專利]一種超聲設(shè)備的芯片復(fù)位方法、裝置及超聲系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 202011443392.0
• 申請(qǐng)日: 2020-12-11
• 公開（公告）號(hào): CN112543018A
• 公開（公告）日: 2021-03-23
• 發(fā)明（設(shè)計(jì)）人: 孫榕澤;劉輝
• 申請(qǐng)（專利權(quán)）人: 深圳開立生物醫(yī)療科技股份有限公司
• 主分類號(hào): H03K17/22
• 分類號(hào): H03K17/22
• 代理公司: 深圳市深佳知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44285
• 代理人: 陳彥如

本發(fā)明公開了一種超聲設(shè)備的芯片復(fù)位方法、裝置及超聲系統(tǒng)，該方法包括：超聲設(shè)備的復(fù)位控制芯片根據(jù)獲取的上電復(fù)位信號(hào)進(jìn)行上電復(fù)位；復(fù)位完成后，獲取目標(biāo)芯片的復(fù)位指令；其中，目標(biāo)芯片包括超聲設(shè)備中的主控芯片，主控芯片包括通過(guò)不同復(fù)位方式復(fù)位的功能模塊；根據(jù)復(fù)位指令，按照每個(gè)功能模塊各自對(duì)應(yīng)的復(fù)位方式生成復(fù)位時(shí)序，并按照復(fù)位時(shí)序順序控制主控芯片進(jìn)行復(fù)位操作；本發(fā)明采用復(fù)位控制芯片按照主控芯片中各功能模塊各自的復(fù)位方式，順序控制主控芯片進(jìn)行復(fù)位，保證了主控芯片中各功能模塊的可靠復(fù)位，避免了主控芯片的復(fù)位扇出較大的情況；且獨(dú)立的復(fù)位控制芯片設(shè)置，能夠使芯片復(fù)位的設(shè)計(jì)靈活。

技術(shù)領(lǐng)域

本發(fā)明涉及超聲技術(shù)領(lǐng)域，特別涉及一種超聲設(shè)備的芯片復(fù)位方法、裝置及超聲系統(tǒng)。

背景技術(shù)

超聲設(shè)備中包含有多種控制芯片和前端芯片(即外設(shè)芯片)，這些芯片都需要有一定的上電和復(fù)位時(shí)序要求，以確保超聲設(shè)備上電后工作的正確性、穩(wěn)定性和可靠性。由于復(fù)位控制信號(hào)均需要在電源上電穩(wěn)定后再進(jìn)行復(fù)位控制，通常會(huì)使用上電延時(shí)芯片，在最后某個(gè)電源上電完成后，將復(fù)位電平拉高一段時(shí)間，對(duì)芯片進(jìn)行復(fù)位，待電源穩(wěn)定一定時(shí)間長(zhǎng)度后進(jìn)行釋放。

目前，前端芯片的復(fù)位時(shí)序多由主控制芯片(超聲設(shè)備中多為FPGA芯片)進(jìn)行控制；而FPGA(Field Programmable Gata Array，現(xiàn)場(chǎng)可編程門陣列)芯片雖然能夠根據(jù)前端芯片的時(shí)序要求，靈活的產(chǎn)生復(fù)位控制時(shí)序；但FPGA芯片無(wú)論是采用外部硬件復(fù)位的方式，還是采用軟復(fù)位方式，均會(huì)導(dǎo)致復(fù)位扇出較大，影響FPGA芯片的timing(時(shí)序分析)；并且FPGA芯片自身的復(fù)位需要等FPGA加載完成且時(shí)鐘穩(wěn)定，若FPGA芯片的資源較大，其加載的時(shí)間較長(zhǎng)，則需要上電延時(shí)芯片則需要控制好延時(shí)的時(shí)間，對(duì)上電延時(shí)芯片的要求較高。

因此，如何能夠避免超聲設(shè)備的芯片復(fù)位對(duì)主控芯片的時(shí)序分析的影響，降低對(duì)上電延時(shí)芯片的要求，是現(xiàn)今急需解決的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種超聲設(shè)備的芯片復(fù)位方法、裝置及超聲系統(tǒng)，以提高超聲設(shè)備的芯片復(fù)位的設(shè)計(jì)靈活性，避免芯片復(fù)位對(duì)主控芯片的時(shí)序分析的影響。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種超聲設(shè)備的芯片復(fù)位方法，包括：

超聲設(shè)備的復(fù)位控制芯片根據(jù)獲取的上電復(fù)位信號(hào)進(jìn)行上電復(fù)位；

復(fù)位完成后，獲取目標(biāo)芯片的復(fù)位指令；其中，所述目標(biāo)芯片包括所述超聲設(shè)備中的主控芯片，所述主控芯片包括通過(guò)不同復(fù)位方式復(fù)位的功能模塊；

根據(jù)所述復(fù)位指令，按照每個(gè)所述功能模塊各自對(duì)應(yīng)的復(fù)位方式生成復(fù)位時(shí)序，并按照所述復(fù)位時(shí)序順序控制所述主控芯片進(jìn)行復(fù)位操作。

可選的，所述目標(biāo)芯片還包括外設(shè)芯片時(shí)，所述獲取目標(biāo)芯片的復(fù)位指令之后，還包括：

根據(jù)所述外設(shè)芯片的復(fù)位時(shí)鐘，控制所述外設(shè)芯片進(jìn)行復(fù)位操作。

可選的，按照所述復(fù)位時(shí)序順序控制所述主控芯片進(jìn)行復(fù)位操作，包括：

按照所述復(fù)位時(shí)序，采用握手機(jī)制順序控制所述主控芯片的各功能模塊進(jìn)行復(fù)位操作。

可選的，所述復(fù)位方式包括同步復(fù)位和異步復(fù)位時(shí)，所述按照所述復(fù)位時(shí)序，采用握手機(jī)制順序控制所述主控芯片的各功能模塊進(jìn)行復(fù)位操作，包括：

控制所述主控芯片進(jìn)入同步復(fù)位狀態(tài)，使同步復(fù)位的功能模塊復(fù)位；

控制所述主控芯片進(jìn)入異步復(fù)位狀態(tài)，使異步復(fù)位的功能模塊復(fù)位，同步復(fù)位的功能模塊退出復(fù)位；

控制時(shí)鐘輸出使能信號(hào)保持無(wú)效狀態(tài)，使得所述主控芯片的復(fù)位信號(hào)退出復(fù)位狀態(tài)；

待所述主控芯片的復(fù)位信號(hào)退出復(fù)位狀態(tài)后，將時(shí)鐘輸出使能信號(hào)置為有效狀態(tài)。