[發(fā)明專利]一種超聲設備的芯片復位方法、裝置及超聲系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202011443392.0
• 申請日: 2020-12-11
• 公開（公告）號: CN112543018A
• 公開（公告）日: 2021-03-23
• 發(fā)明（設計）人: 孫榕澤;劉輝
• 申請（專利權(quán)）人: 深圳開立生物醫(yī)療科技股份有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 深圳市深佳知識產(chǎn)權(quán)代理事務所(普通合伙) 44285
• 代理人: 陳彥如

1.一種超聲設備的芯片復位方法，其特征在于，包括：

超聲設備的復位控制芯片根據(jù)獲取的上電復位信號進行上電復位；

復位完成后，獲取目標芯片的復位指令；其中，所述目標芯片包括所述超聲設備中的主控芯片，所述主控芯片包括通過不同復位方式復位的功能模塊；

根據(jù)所述復位指令，按照每個所述功能模塊各自對應的復位方式生成復位時序，并按照所述復位時序順序控制所述主控芯片進行復位操作。

2.根據(jù)權(quán)利要求1所述的超聲設備的芯片復位方法，其特征在于，所述目標芯片還包括外設芯片時，所述獲取目標芯片的復位指令之后，還包括：

根據(jù)所述外設芯片的復位時鐘，控制所述外設芯片進行復位操作。

3.根據(jù)權(quán)利要求1或2所述的超聲設備的芯片復位方法，其特征在于，按照所述復位時序順序控制所述主控芯片進行復位操作，包括：

按照所述復位時序，采用握手機制順序控制所述主控芯片的各功能模塊進行復位操作。

4.根據(jù)權(quán)利要求3所述的超聲設備的芯片復位方法，其特征在于，所述復位方式包括同步復位和異步復位時，所述按照所述復位時序，采用握手機制順序控制所述主控芯片的各功能模塊進行復位操作，包括：

控制所述主控芯片進入同步復位狀態(tài)，使同步復位的功能模塊復位；

控制所述主控芯片進入異步復位狀態(tài)，使異步復位的功能模塊復位，同步復位的功能模塊退出復位；

控制時鐘輸出使能信號保持無效狀態(tài)，使得所述主控芯片的復位信號退出復位狀態(tài)；

待所述主控芯片的復位信號退出復位狀態(tài)后，將時鐘輸出使能信號置為有效狀態(tài)。

5.根據(jù)權(quán)利要求3所述的超聲設備的芯片復位方法，其特征在于，所述主控芯片具體為FPGA時，所述按照所述復位時序，采用握手機制順序控制所述主控芯片的各功能模塊進行復位操作，包括：

控制所述FPGA的加載控制信號，以使所述FPGA加載配置文件；

監(jiān)測所述FPGA的工作信號，等待所述FPGA加載完成；

確定所述FPGA加載完成后，控制所述FPGA的PLL鎖相環(huán)復位信號和FPGA復位信號均保持有效狀態(tài)，并控制所述FPGA的時鐘輸出使能信號保持無效狀態(tài)，以控制所述FPGA的PLL復位；

將所述PLL鎖相環(huán)復位信號置為無效狀態(tài)，并監(jiān)測所述FPGA的PLL鎖定信號，等待所述FPGA的PLL鎖定；

確定所述FPGA的PLL鎖定后，將所述時鐘輸出使能信號置為有效狀態(tài)，以使所述FPGA的同步復位寄存器復位清零；

將所述時鐘輸出使能信號置為無效狀態(tài)，以使所述FPGA的異步復位寄存器復位清零并使所述同步復位寄存器退出復位；

將所述FPGA復位信號置為無效狀態(tài)，以使所述異步復位寄存器退出復位；

將所述時鐘輸出使能信號置為有效狀態(tài)，使FPGA進入正常工作狀態(tài)，完成復位。

6.根據(jù)權(quán)利要求5所述的超聲設備的芯片復位方法，其特征在于，所述控制所述FPGA的加載控制信號，包括：

控制所述加載控制信號為低電平預設時間后，再控制所述加載控制信號為高電平。

7.一種超聲設備的芯片復位裝置，其特征在于，應用于超聲設備的復位控制芯片，包括：

上電復位模塊，用于根據(jù)獲取的上電復位信號進行上電復位；

獲取模塊，用于在復位完成后，獲取目標芯片的復位指令；其中，所述目標芯片包括所述超聲設備中的主控芯片，所述主控芯片包括通過不同復位方式復位的功能模塊；

復位控制模塊，用于根據(jù)所述復位指令，按照每個所述功能模塊各自對應的復位方式生成復位時序，并按照所述復位時序順序控制所述主控芯片進行復位操作。

8.一種超聲系統(tǒng)，其特征在于，包括：主機、主控芯片和復位控制芯片；其中，所述主控芯片分別與所述主機和所述復位控制芯片連接；

所述復位控制芯片中存儲有計算機程序，所述復位控制芯片在執(zhí)行所述計算機程序時實現(xiàn)如權(quán)利要求1至6任一項所述超聲設備的芯片復位方法的步驟。