[發明專利]一種提高集成電路測試覆蓋率的方法及裝置

有效

• 申請號: 202011441931.7
• 申請日: 2020-12-08
• 公開（公告）號: CN112698187B
• 公開（公告）日: 2023-08-04
• 發明（設計）人: 葛穎峰;李孫華;徐祎喆;朱勇
• 申請（專利權）人: 重慶百瑞互聯電子技術有限公司
• 主分類號: G01R31/317
• 分類號: G01R31/317
• 代理公司: 北京國科程知識產權代理事務所(普通合伙) 11862
• 代理人: 曹曉斐

本申請公開一種提高集成電路測試覆蓋率的方法及裝置，涉及集成電路設計領域。該方法包括：獲取集成電路中的不可控輸入寄存器，包括，根據集成電路中任一可觀測的第一輸出寄存器，確定以第一輸出寄存器為輸出的第一輸入寄存器中的第一不可控輸入寄存器；根據第一不可控輸入寄存器，確定以第一不可控輸入寄存器為輸入的第二輸出寄存器；根據第N輸出寄存器，確定以第N輸出寄存器為輸出的第N輸入寄存器中的第N不可控輸入寄存器；對不可控輸入寄存器進行修復，包括：在不可控輸入寄存器處分別添加可控輸入寄存器，進行修復。通過分析、搜索集成電路中不可控輸入寄存器，并在不可控輸入寄存器處添加可控輸入寄存器，以提高集成電路測試覆蓋率。

技術領域

本申請涉及集成電路設計領域，尤其涉及一種提高集成電路測試覆蓋率的方法及裝置。

背景技術

集成電路設計過程的每一個環節都有可能是由一個人或者幾個人共同完成。在集成電路設計過程中，有一個階段叫做可測性設計。這個可測試性設計實際上是為了芯片量產服務的。在幾百萬、數千萬芯片在量產的時候，需要將其中的不良品挑選出來丟棄，從而保證芯片出貨后的可靠性。

可測性設計(DFT，Design?For?Testability)是指設計人員在設計系統和電路的同時，考慮到測試的要求，通過增加一定的硬件開銷，獲得最大可測性的設計過程。簡單來說，可測性設計即是指為了達到故障檢測目的所做的輔助性設計，這種設計為基于故障模型的結構測試服務，用來檢測生產故障。目前，主要的可測性設計方法有掃描通路測試、內建自測試和邊界掃描測試等。

可控制性(Controllability)和可觀測性(Observability)是可測性設計中的重要概念?？煽刂菩员硎就ㄟ^電路初始化輸入端控制電路內部節點邏輯狀態的難易程度，如果電路內部節點可被驅動為任何值，則稱該節點是可控的。可觀測性表示通過控制輸入變量，將電路內部節點的故障傳播到輸出端以便對其進行觀察的難易程度。如果電路內部節點的取值可以傳播到電路的輸出端，且其值是預知的，則稱該節點是可觀測的。一般來說芯片內部可控制和可觀測的比例越高，那么整個芯片的測試覆蓋率就越高。

在現有技術中，集成電路的芯片中有的寄存器由于需要持續工作，其無法連接到掃描鏈上；例如，時鐘分頻電路需要持續工作，從而為系統的工作提供時鐘。有的寄存器的狀態是不能動的，否則會大范圍影響整個芯片的狀態；例如，控制供電電路狀態的寄存器。有的IP沒有功能模型導致在測試的時候這些IP的輸出狀態無法預測，那么與這些IP相關的邏輯也就無法觀測。因此無法真正做到集成電路芯片內部100％的節點都可控制和可觀測的。

發明內容

本申請針對現有技術中，無法做到對集成電路芯片內部所有寄存器進行控制或觀測的問題，提供一種提高集成電路測試覆蓋率的方法及裝置，找出集成電路中不可控的寄存器，并將其所在電路進行相應調整，使得集成電路中的寄存器可控，進而提高集成電路測試覆蓋率。

為實現上述目的，本申請采用的一個技術方案是：提供一種提高集成電路測試覆蓋率的方法，其包括：獲取集成電路中的不可控輸入寄存器，包括，根據集成電路中任一可觀測的第一輸出寄存器，確定以第一輸出寄存器為輸出的第一輸入寄存器中的第一不可控輸入寄存器；根據第一不可控輸入寄存器，確定以第一不可控輸入寄存器為輸入的第二輸出寄存器，其中，第二輸出寄存器不包括第一輸出寄存器；根據第N輸出寄存器，確定以第N輸出寄存器為輸出的第N輸入寄存器中的第N不可控輸入寄存器，其中，第N不可控輸入寄存器不包括第N-1不可控輸入寄存，N為大于或等于2的自然數；根據第N不可控輸入寄存器，確定以第N不可控輸入寄存器為輸入的第N+1輸出寄存器，其中，第N+1輸出寄存器不包括第一輸出寄存器與前N輸出寄存器；對不可控輸入寄存器進行修復，包括：在不可控輸入寄存器處分別添加可控輸入寄存器，進行修復。