[發明專利]一種提高集成電路測試覆蓋率的方法及裝置有效
| 申請號： | 202011441931.7 | 申請日： | 2020-12-08 |
| 公開（公告）號： | CN112698187B | 公開（公告）日： | 2023-08-04 |
| 發明（設計）人： | 葛穎峰;李孫華;徐祎喆;朱勇 | 申請（專利權）人： | 重慶百瑞互聯電子技術有限公司 |
| 主分類號： | G01R31/317 | 分類號： | G01R31/317 |
| 代理公司： | 北京國科程知識產權代理事務所(普通合伙) 11862 | 代理人： | 曹曉斐 |
| 地址： | 401120 重慶市渝北區*** | 國省代碼： | 重慶;50 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 提高 集成電路 測試 覆蓋率 方法 裝置 | ||
1.一種提高集成電路測試覆蓋率的方法，其特征在于，包括：
獲取集成電路中的不可控輸入寄存器，包括，
根據所述集成電路中任一可觀測的第一輸出寄存器，確定以所述第一輸出寄存器為輸出的第一輸入寄存器中的第一不可控輸入寄存器；
根據所述第一不可控輸入寄存器，確定以所述第一不可控輸入寄存器為輸入的第二輸出寄存器，其中，所述第二輸出寄存器不包括所述第一輸出寄存器；
根據第N輸出寄存器，確定以所述第N輸出寄存器為輸出的第N輸入寄存器中的第N不可控輸入寄存器，其中，所述第N不可控輸入寄存器不包括第N-1不可控輸入寄存，所述N為大于或等于2的自然數；
根據所述第N不可控輸入寄存器，確定以所述第N不可控輸入寄存器為輸入的第N+1輸出寄存器，其中，所述第N+1輸出寄存器不包括所述第一輸出寄存器與前N輸出寄存器；
對所述不可控輸入寄存器進行修復，包括：
在所述不可控輸入寄存器處分別添加可控輸入寄存器，進行修復；
其中，所述獲取集成電路中的不可控輸入寄存器的過程，包括：分別確定以所述第一輸出寄存器、所述第N輸出寄存器為最終輸出的邏輯錐結構，根據所述邏輯錐結構確定所述第一不可控輸入寄存器和所述第N不可控輸入寄存器，其中，所述邏輯錐結構為以所述第一輸出寄存器或所述第N輸出寄存器為輸出的所述集成電路的局部電路。
2.如權利要求1所述的提高集成電路測試覆蓋率的方法，其特征在于，還包括：
獲取集成電路中的不可觀測輸出寄存器，包括，
對所述第二輸出寄存器、所述第N+1輸出寄存器的觀測性進行判斷，獲取所述第二輸出寄存器、所述第N+1輸出寄存器中的所述不可觀測輸出寄存器；對所述不可觀測輸出寄存器進行修復，包括：
在所述不可觀測輸出寄存器處分別添加可觀測輸出寄存器，進行修復。
3.如權利要求1-2任一所述的提高集成電路測試覆蓋率的方法，其特征在于，所述對所述不可控輸入寄存器進行修復的過程包括：
在所述不可控輸入寄存器與所述不可控輸入寄存器為輸入的第一個邏輯器件之間插入一可控輸入寄存器，對所述不可控輸入寄存器進行修復。
4.如權利要求2所述的提高集成電路測試覆蓋率的方法，其特征在于，所述對所述不可觀測輸出寄存器進行修復的過程包括：
在所述不可觀測輸出寄存器與所述不可觀測輸出寄存器為輸出的最后一個邏輯器件之間插入一可觀測輸出寄存器，對所述不可觀測輸出寄存器進行修復。
5.如權利要求2所述的提高集成電路測試覆蓋率的方法，其特征在于，還包括：
將以所述不可控輸入寄存器為輸入的邏輯器件確定為不可控邏輯器件；
當所述不可控邏輯器件與第一邏輯錐結構、前N邏輯錐結構以及第N+1邏輯錐結構中的邏輯器件的比例達到第一閾值時，開始進行對所述不可控輸入寄存器進行修復和/或對所述不可觀測輸出寄存器進行修復的過程。
6.如權利要求1所述的提高集成電路測試覆蓋率的方法，其特征在于，
若第一輸入寄存器或第N輸入寄存器全部為可控輸入寄存器，則重新選擇下一可觀測輸出寄存器作為所述第一輸出寄存器重復上述過程，其中，所述重新選擇下一可觀測輸出寄存器不包含在所述第一輸出寄存器與所述前N輸出寄存器中。
7.如權利要求2所述的提高集成電路測試覆蓋率的方法，其特征在于，添加的所述可控輸入寄存器和/或所述可觀測輸出寄存器只在測試模式下工作。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于重慶百瑞互聯電子技術有限公司，未經重慶百瑞互聯電子技術有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011441931.7/1.html，轉載請聲明來源鉆瓜專利網。
