[發明專利]薄膜晶體管陣列基板及其制造方法、顯示面板和顯示裝置

在審

• 申請號: 202011434580.7
• 申請日: 2020-12-10
• 公開（公告）號: CN112563141A
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 劉聰
• 申請（專利權）人: 武漢天馬微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/786;H01L29/10
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 段月欣

本申請公開了一種薄膜晶體管陣列基板及其制造方法、顯示面板和顯示裝置。薄膜晶體管陣列基板的制造方法包括：提供半導體半成品，半導體半成品包括襯底和層疊設置于襯底上的硅基薄膜層和絕緣層，硅基薄膜層和絕緣層之間具有界面；對硅基薄膜層的溝道區進行雜質離子摻雜，形成溝道摻雜區，并且使得雜質離子與界面中的懸掛鍵結合。根據本申請的薄膜晶體管陣列基板，能夠減輕顯示面板的殘影現象，提高顯示質量。

技術領域

本申請涉及顯示技術領域，具體涉及一種薄膜晶體管陣列基板及其制造方法、顯示面板和顯示裝置。

背景技術

顯示面板出貨前需要對其進行各項指標的檢測，其中，殘影消失時間是評價顯示面板質量的一項重要指標。殘影是指顯示面板顯示一種畫面一段時間后，當切換到另一畫面時，先前的畫面會有殘留，經過一段時間后方可消失的現象。

而顯示面板中薄膜晶體管的質量對顯示面板的殘影具有影響，因此如何提高薄膜晶體管的質量以減輕顯示面板的殘影現象是亟需解決的問題。

發明內容

本申請提供一種薄膜晶體管陣列基板及其制造方法、顯示面板和顯示裝置，旨在提高薄膜晶體管的質量，減輕顯示面板的殘影現象。

本申請第一方面提供一種薄膜晶體管陣列基板的制造方法，包括以下步驟：

提供半導體半成品，半導體半成品包括襯底和層疊設置于襯底上的硅基薄膜層和絕緣層，硅基薄膜層和絕緣層之間具有界面；

對硅基薄膜層的溝道區進行雜質離子摻雜，形成溝道摻雜區，并且使得雜質離子與界面中的懸掛鍵結合。

本申請第二方面提供一種薄膜晶體管陣列基板，包括襯底和層疊設置于襯底上的硅基半導體層、柵極層和源漏極層，且半導體層、柵極層和源漏極層均通過絕緣層絕緣設置，其中，半導體層包括源極摻雜區、漏極摻雜區和位于源極摻雜區和漏極摻雜區之間的溝道摻雜區，絕緣層包括在層疊的方向上分設于半導體層相對的兩個表面側的第一絕緣層和第二絕緣層，半導體層與第一絕緣層和第二絕緣層之間分別具有界面，界面包含與懸掛鍵結合的雜質離子；柵極層包括柵極，柵極與溝道摻雜區對應設置；源漏極層包括相間隔設置的源極和漏極，源極與源極摻雜區電連接，漏極與漏極摻雜區電連接。

本申請第三方面提供一種顯示面板，其包括根據本申請的薄膜晶體管陣列基板。

本申請第四方面提供一種顯示裝置，其包括根據本申請的顯示面板。

根據本發明實施例提供的薄膜晶體管陣列基板及其制造方法、顯示面板和顯示裝置，通過對硅基薄膜層的溝道區進行雜質離子摻雜，使得雜質離子與硅基薄膜層和絕緣層的界面中的懸掛鍵結合，以鈍化界面中的懸掛鍵，由此改善硅基薄膜層和絕緣層之間界面的缺陷態，提高薄膜晶體管的質量和穩定性，從而能夠減輕顯示面板的殘影現象，提高顯示面板和顯示裝置的顯示質量。

附圖說明

通過閱讀以下參照附圖對非限制性實施例所作的詳細描述，本申請的其它特征、目的和優點將會變得更明顯，其中，相同或相似的附圖標記表示相同或相似的特征，附圖并未按照實際的比例繪制。

圖1示出本申請一種實施例提供的薄膜晶體管陣列基板的制造方法的流程示意圖；

圖2示出本申請一種實施例提供的薄膜晶體管陣列基板的局部結構示意圖；

圖3示出本申請一種實施例提供的薄膜晶體管陣列基板的結構示意圖；

圖4示出本申請另一種實施例提供的薄膜晶體管陣列基板的結構示意圖；

圖5示出本申請再一種實施例提供的薄膜晶體管陣列基板的結構示意圖；

圖6示出本申請一種實施例提供的步驟S120的流程示意圖；

圖7至圖9示出圖3中步驟S120對應的結構示意圖；