[發(fā)明專利]半導(dǎo)體器件及其形成方法

有效

• 申請?zhí)枺?/td>: 202011432877.X
• 申請日: 2020-12-09
• 公開（公告）號: CN112582476B
• 公開（公告）日: 2022-05-06
• 發(fā)明（設(shè)計）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 全芯智造技術(shù)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06;H01L29/417
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 武振華;張振軍

一種半導(dǎo)體器件及其形成方法，所述方法包括：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底的表面形成柵極結(jié)構(gòu)；形成第一介質(zhì)層，所述第一介質(zhì)層位于所述柵極結(jié)構(gòu)的兩側(cè)，且所述第一介質(zhì)層的頂部表面低于所述柵極結(jié)構(gòu)的頂部表面；形成第二介質(zhì)層，所述第二介質(zhì)層位于所述第一介質(zhì)層的表面以及位于所述柵極結(jié)構(gòu)的頂部兩側(cè)，且所述第二介質(zhì)層的寬度小于所述第一介質(zhì)層的寬度；去除所述第一介質(zhì)層，以暴露出所述第二介質(zhì)層下方的柵極結(jié)構(gòu)的側(cè)壁表面；形成源漏外延區(qū)，所述源漏外延區(qū)位于所述第二介質(zhì)層的兩側(cè)以及所述第二介質(zhì)層下方的柵極結(jié)構(gòu)的兩側(cè)。本發(fā)明可以有效降低工藝復(fù)雜度和生產(chǎn)成本，提高生產(chǎn)穩(wěn)定性和器件性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件及其形成方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸，以提高它的速度來實現(xiàn)的。目前，由于在追求高器件密度、高性能和低成本中半導(dǎo)體工業(yè)已經(jīng)進(jìn)步到納米技術(shù)工藝節(jié)點，特別是當(dāng)半導(dǎo)體器件尺寸降到納米級別時，半導(dǎo)體器件的制備受到各種物理極限的限制。具體而言，當(dāng)半導(dǎo)體器件的尺寸降到納米級別時，器件中柵極的溝道尺寸也相應(yīng)縮小，半導(dǎo)體器件的短溝道效應(yīng)也越來越嚴(yán)重。

在現(xiàn)有的一種半導(dǎo)體器件的形成工藝中，采用外延生長的方式，在柵極結(jié)構(gòu)的兩側(cè)形成源漏外延區(qū)(Epitaxy，又稱為EPI)，以實現(xiàn)傳統(tǒng)工藝中的源漏摻雜區(qū)的功能。其中，在柵極結(jié)構(gòu)的頂部兩側(cè)的源漏外延區(qū)的寬度小于柵極結(jié)構(gòu)底部兩側(cè)的源漏外延區(qū)的寬度(如臺階形狀)，能夠有效控制寄生電容的產(chǎn)生。

然而，在現(xiàn)有的形成源漏外延區(qū)的技術(shù)中，工藝整合復(fù)雜度和生產(chǎn)成本均較高。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問題是提供一種半導(dǎo)體器件及其形成方法，可以有效降低工藝復(fù)雜度和生產(chǎn)成本，提高生產(chǎn)穩(wěn)定性和器件性能。

為解決上述技術(shù)問題，本發(fā)明實施例提供一種半導(dǎo)體器件的形成方法，包括：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底的表面形成柵極結(jié)構(gòu)；形成第一介質(zhì)層，所述第一介質(zhì)層位于所述柵極結(jié)構(gòu)的兩側(cè)，且所述第一介質(zhì)層的頂部表面低于所述柵極結(jié)構(gòu)的頂部表面；形成第二介質(zhì)層，所述第二介質(zhì)層位于所述第一介質(zhì)層的表面以及位于所述柵極結(jié)構(gòu)的兩側(cè)，且所述第二介質(zhì)層的寬度小于所述第一介質(zhì)層的寬度；去除所第一介質(zhì)層，以暴露出所述第二介質(zhì)層下方的柵極結(jié)構(gòu)的側(cè)壁表面；形成源漏外延區(qū)，所述源漏外延區(qū)位于所述第二介質(zhì)層的兩側(cè)以及所述第二介質(zhì)層下方的柵極結(jié)構(gòu)的兩側(cè)。

可選的，形成第一介質(zhì)層包括：形成初始第一介質(zhì)層，所述初始第一介質(zhì)層覆蓋所述柵極結(jié)構(gòu)；對所述初始第一介質(zhì)層進(jìn)行平坦化；對所述初始第一介質(zhì)層進(jìn)行刻蝕，以形成第一介質(zhì)層。

可選的，所述第一介質(zhì)層與所述第二介質(zhì)層的刻蝕比大于預(yù)設(shè)閾值。

可選的，所述第一介質(zhì)層的材料選自：SiCN、氧化硅以及氮化硅；和/或，所述第二介質(zhì)層的材料選自：氧化硅以及氮化硅；其中，所述第一介質(zhì)層的材料不同于所述第二介質(zhì)層的材料。

可選的，形成第二介質(zhì)層包括：形成初始第二介質(zhì)層，所述初始第二介質(zhì)層覆蓋所述柵極結(jié)構(gòu)以及所述第一介質(zhì)層；對所述初始第二介質(zhì)層進(jìn)行刻蝕，以形成第二介質(zhì)層。

可選的，所述第二介質(zhì)層的頂部表面與所述柵極結(jié)構(gòu)的頂部表面齊平。

可選的，所述源漏外延區(qū)的頂部表面低于所述柵極結(jié)構(gòu)的頂部表面。

可選的，在所述半導(dǎo)體襯底的表面形成柵極結(jié)構(gòu)包括：形成側(cè)墻，所述側(cè)墻位于所述柵極結(jié)構(gòu)的兩側(cè)；其中，所述第一介質(zhì)層以及所述第二介質(zhì)層位于所述側(cè)墻的兩側(cè)。