[發明專利]多芯片封裝鏈路錯誤檢測

在審

• 申請號: 202011427179.0
• 申請日: 2015-09-26
• 公開（公告）號: CN112612730A
• 公開（公告）日: 2021-04-06
• 發明（設計）人: V.伊耶爾;R.G.布蘭肯希普;M.瓦格;吳佐國
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/40;G06F13/42
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李偉森;姜冰

在物理鏈路的多個數據通道上接收第一數據并且在流通道上接收對應于第一數據的流信號，其識別第一數據的類型。在第一數據中識別特定類型的錯誤檢測碼的第一實例。在多個數據通道的至少一部分上接收第二數據并且在流通道上接收對應于第二數據的流信號，其識別第二數據的類型。在第二數據中識別特定類型的錯誤檢測碼的第二實例。流通道是物理鏈路的通道中的另一個通道，并且在一些實例中，第二數據的類型與第一數據的類型不同。

技術領域

該公開關于計算系統，并且特別（但并不完全）關于點到點互連。

背景技術

半導體處理和邏輯設計中的進步已經允許可在集成電路裝置上存在的邏輯的數量中的增加。作為必然的結果，計算機系統配置已從系統中的單個或多個集成電路演變成在個體集成電路上存在的多個核、多個硬件線程和多個邏輯處理器，以及與這樣的處理器集成的其他接口。處理器或集成電路典型地包括單個物理處理器管芯，其中該處理器管芯可包括任意數量的核、硬件線程、邏輯處理器、接口、存儲器、控制器集線器等。

由于有更大的能力來在更小的封裝件中安插更多的處理能力，故更小的計算裝置已越來越流行。智能電話、平板、超薄筆記本和其他用戶設備呈指數增長。然而，這些更小的裝置依賴于服務器，既為了進行數據存儲也為了超過形狀因子的復雜處理。因此，高性能計算市場（即，服務器空間）中的需求也已經增加。例如，在現代服務器中，典型地不僅存在帶多個核的單個處理器，而且還存在多個物理處理器（也稱為多個插座）以用于提高計算能力。但隨著處理能力連同計算系統中裝置的數量增長，插座與其他裝置之間的通信變得更加關鍵。

實際上，互連已從主要處理電通信的更加傳統的多點總線成長為促進快速通信的成熟互連架構。遺憾的是，由于需要未來處理器以甚至更高速率消耗，故對應的需求被寄托于現有互連架構的能力之上。

附圖說明

圖1圖示計算系統的實施例，該計算系統包括互連架構。

圖2圖示互連架構的實施例，該互連架構包括分層棧。

圖3圖示要在互連架構內生成或接收的請求或分組的實施例。

圖4圖示用于互連架構的傳送器和接收器對的實施例。

圖5圖示多芯片封裝的實施例。

圖6是多芯片封裝鏈路（MCPL）的簡化框圖。

圖7是示例MCPL上的示例信令的表示。

圖8是MCPL的簡化框圖。

圖9是示例鏈路狀態機的一部分的表示。

圖10是示例鏈路狀態機的表示。

圖11是進入低功率狀態的信令的表示。

圖12是圖示MCPL的示例實現的框圖。

圖13A-13C是示例MCPL的通道上數據的示例位映射。

圖14-1、14-2、14-3圖示示例檢驗子解碼器（syndrome decoder）表。

圖15-1、15-2、15-3圖示檢驗子解碼器表的另一個示例。

圖16是圖示MCPL的示例實現的框圖。

圖17A-17B是圖示根據至少一些實施例的鏈路重新配置的示例的圖。

圖18A-18B是圖示用于處理MCPL上的錯誤的技術的簡化流程圖。

圖19圖示對于包括多個處理器的計算系統的塊的實施例。

各種圖中的類似參考數字和標號指示類似元件。

具體實施方式