[發(fā)明專利]多芯片封裝鏈路錯(cuò)誤檢測(cè)

在審

• 申請(qǐng)?zhí)枺?/td>: 202011427179.0
• 申請(qǐng)日: 2015-09-26
• 公開(kāi)（公告）號(hào): CN112612730A
• 公開(kāi)（公告）日: 2021-04-06
• 發(fā)明（設(shè)計(jì)）人: V.伊耶爾;R.G.布蘭肯希普;M.瓦格;吳佐國(guó)
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F13/16
• 分類號(hào): G06F13/16;G06F13/40;G06F13/42
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 李偉森;姜冰

1.一種實(shí)現(xiàn)包括第一分層的協(xié)議棧和第二分層的協(xié)議棧的多個(gè)分層的協(xié)議棧的接口設(shè)備，所述接口設(shè)備包括:

包括電氣子塊和邏輯子塊的物理(PHY)層，所述電氣子塊包括:

多個(gè)傳送器，用于通過(guò)至少一個(gè)鏈路向外部裝置傳送數(shù)據(jù)，其中所述至少一個(gè)鏈路包括多個(gè)數(shù)據(jù)通道的集合，以及

多個(gè)接收器，用于通過(guò)相應(yīng)的鏈路從所述外部裝置接收信息；

多個(gè)事務(wù)層塊，用于根據(jù)相應(yīng)的多個(gè)數(shù)據(jù)通信協(xié)議傳達(dá)數(shù)據(jù)，所述多個(gè)事務(wù)層塊包括與所述第一分層的協(xié)議棧相關(guān)聯(lián)的第一事務(wù)層塊，所述第一事務(wù)層塊用于根據(jù)第一數(shù)據(jù)通信協(xié)議傳達(dá)第一數(shù)據(jù)，以及與所述第二分層的協(xié)議棧相關(guān)聯(lián)的第二事務(wù)層塊，所述第二事務(wù)層塊用于根據(jù)第二數(shù)據(jù)通信協(xié)議傳達(dá)第二數(shù)據(jù)；以及

邏輯PHY層，包括:

多路復(fù)用邏輯，用于將所述第一事務(wù)層塊和所述第二事務(wù)層塊互連到所述電氣子塊的選擇的傳送器和接收器對(duì)；

微片生成器，用于將所述第一數(shù)據(jù)編碼成多個(gè)微片；

循環(huán)冗余校驗(yàn)CRC生成器，用于基于所述多個(gè)微片的對(duì)應(yīng)微片的比特值生成多個(gè)16位CRC值；

其中所述選擇的傳送器和接收器對(duì)中的多個(gè)傳送器將傳送具有第一CRC值的所述多個(gè)微片中的至少一個(gè)微片；以及

錯(cuò)誤檢測(cè)器，用于基于第二CRC值檢測(cè)接收到的微片中的比特錯(cuò)誤，所述接收到的微片和所述第二CRC值由所述選擇的傳送器和接收器對(duì)中的一個(gè)或多個(gè)接收器接收。

2.根據(jù)權(quán)利要求1所述的接口設(shè)備，其中所述微片生成器用來(lái)將所述第二數(shù)據(jù)編碼成第二多個(gè)微片。

3.根據(jù)權(quán)利要求1或2所述的接口設(shè)備，其中所述錯(cuò)誤解碼器用來(lái)基于所述第二CRC值來(lái)檢測(cè)1、2、3或4位錯(cuò)誤。

4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的接口設(shè)備，其中，所述PHY層是模塊化的并且是協(xié)議不可知的。

5.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的接口設(shè)備，其中，用傳送器差分信號(hào)對(duì)和接收器差分信號(hào)對(duì)來(lái)實(shí)現(xiàn)數(shù)據(jù)通道。

6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的接口設(shè)備，其中，所述CRC值之一被添加到所述多個(gè)微片的每個(gè)微片。

7.根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的接口設(shè)備，其中所述復(fù)用邏輯用來(lái)將所述第一事務(wù)層塊互連到包括第一數(shù)據(jù)通道集合的第一鏈路的傳送器和接收器。

8.根據(jù)權(quán)利要求7所述的接口設(shè)備，進(jìn)一步包括:

通道管理器，用于從所述第一數(shù)據(jù)通道集合中移除第一一個(gè)或多個(gè)數(shù)據(jù)通道。

9.根據(jù)權(quán)利要求8所述的接口設(shè)備，其中所述通道管理器用來(lái)將第二一個(gè)或多個(gè)數(shù)據(jù)通道添加到所述第一數(shù)據(jù)通道集合。

10.一種多芯片封裝，包括:

襯底；

安裝在所述襯底上的多個(gè)管芯，其中所述多芯片封裝包括權(quán)利要求1至9中任一項(xiàng)所述的接口設(shè)備。

11.根據(jù)權(quán)利要求10所述的多芯片封裝，其中所述多個(gè)管芯中的第一管芯包括一個(gè)或多個(gè)處理器核。

12.根據(jù)權(quán)利要求10所述的多芯片封裝，其中所述多個(gè)管芯中的第一管芯包括將所述多芯片封裝耦合到存儲(chǔ)器的存儲(chǔ)器控制器。

13.根據(jù)權(quán)利要求10所述的多芯片封裝，其中所述至少一個(gè)鏈路用來(lái)將所述多個(gè)管芯中的第一管芯耦合到不同封裝上的第二管芯。

14. 一種系統(tǒng)，包括:

系統(tǒng)存儲(chǔ)器；以及

根據(jù)權(quán)利要求10至13中任一項(xiàng)的多芯片封裝。