[發明專利]處理器芯片調試系統

在審

• 申請號: 202011420319.1
• 申請日: 2020-12-08
• 公開（公告）號: CN112506776A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 許國泰;周偉;程德懌;陳兵;余景原;金豪;王子瑋
• 申請（專利權）人: 上海市信息網絡有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36;G06F1/08
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 王江富

本發明公開了一種處理器芯片調試系統，其包括仿真芯片、調試模塊和時鐘發生模塊；所述調試模塊通過時鐘輸出信號線與仿真芯片時鐘信號輸入端連接，通過外部時鐘輸入信號線連接調試系統之外的外部設備的外部時鐘信號輸出端，通過內部時鐘輸入信號線與時鐘發生模塊的內部時鐘信號輸出端相連；所述調試模塊，當外部時鐘輸入信號線上有外部時鐘信號時，將外部時鐘輸入信號線連通時鐘輸出信號線，否則將內部時鐘輸入信號線連通所述時鐘輸出信號線。本發明的處理器芯片調試系統，能方便用戶調試處理器芯片，提高代碼開發和調試的效率。

技術領域

本發明涉及處理器調試技術，特別涉及一種處理器芯片調試系統。

背景技術

處理器芯片內有用戶開發的用戶程序，在用戶程序的編寫和調試中，所使用的工具一般是調試系統。調試系統內使用包含產品處理器芯片各項功能的仿真芯片，用于模擬產品處理器芯片的工作行為，仿真芯片與調試系統其他部件(存放用戶程序的程序存儲器、存放數據的數據存儲器，以及用戶電腦上的集成開發環境連接等)配合實現用戶程序的仿真運行和各項調試功能。

由于仿真芯片是最大限度與產品芯片保持功能、性能一致的，所以也保留了產品芯片中的主時鐘來源方式。很多處理器芯片出于成本、結構考慮或者應用場景需求，并沒有集成主時鐘生成電路，使用所連接外設輸入到處理器芯片的外部時鐘信號作為處理器工作主時鐘，或者處理器帶有時鐘生成電路，但也可以選擇外部輸入時鐘芯片作為處理器工作主時鐘。例如，接觸式智能卡芯片可以使用來自7816接口的讀卡機時鐘芯片作為主時鐘，非接觸式智能卡芯片使用RF載波上解調出來的時鐘信號等等。

在調試系統的仿真芯片上全速執行代碼，測試和調試代碼功能和性能時，使用所連接外設輸入到處理器芯片的外部時鐘信號作為處理器工作主時鐘也必須是具備的功能，并且希望與產品芯片一致的。但是，用戶程序調試過程中經常會使用斷點調試功能，使用現有的調試系統設計，會出現全速執行的程序遇到斷點后停止執行，長時間沒有響應反饋給外設或者響應超時情況，導致外設認為通信無響應或通信出錯，停止提供時鐘信號。通常用戶在調試程序時，全速執行到斷點位置，然后單步方式進行調試是最常用最必要的調試方式，而這樣，就會導致調試系統中的仿真芯片沒有了外部時鐘信號的輸入，仿真芯片因為沒有了主時鐘無法工作，用戶無法通過仿真芯片繼續進行單步調試的情況，導致代碼問題調試非常麻煩、調試效率低下。

發明內容

本發明要解決的技術問題是提供一種處理器芯片調試系統，能方便用戶調試處理器芯片，提高代碼開發和調試的效率。

為解決上述技術問題，本發明提供的一種處理器芯片調試系統，其包括仿真芯片2、調試模塊3和時鐘發生模塊5；

所述調試模塊3，通過時鐘輸出信號線7與仿真芯片2時鐘信號輸入端連接，通過外部時鐘輸入信號線6連接調試系統之外的外部設備的外部時鐘信號輸出端，通過內部時鐘輸入信號線8與時鐘發生模塊5的內部時鐘信號輸出端相連；

所述調試模塊3，當外部時鐘輸入信號線6上有外部時鐘信號時，將所述外部時鐘輸入信號線6連通所述時鐘輸出信號線7，否則將所述內部時鐘輸入信號線8連通所述時鐘輸出信號線7。

較佳的，所述調試模塊3包括時鐘檢測模塊4；

所述時鐘檢測模塊4能檢測外部時鐘輸入信號線6上是否有外部時鐘信號。

較佳的，所述時鐘檢測模塊4能實時檢測來自外部設備提供的外部時鐘信號。

較佳的，當外部時鐘輸入信號線6上的電壓高于參考電壓時，所述時鐘檢測模塊4輸出有外部時鐘信號。

較佳的，所述處理器芯片調試系統還包括基準電壓產生電路；

所述處理器調試系統加電后，所述基準電壓產生電路輸出所述參考電壓。

較佳的，所述處理器調試系統加電期間，所述時鐘發生模塊5的內部時鐘信號輸出端始終持續輸出內部時鐘信號到內部時鐘輸入信號線8。