[發明專利]處理器芯片調試系統在審
| 申請號： | 202011420319.1 | 申請日： | 2020-12-08 |
| 公開（公告）號： | CN112506776A | 公開（公告）日： | 2021-03-16 |
| 發明（設計）人： | 許國泰;周偉;程德懌;陳兵;余景原;金豪;王子瑋 | 申請（專利權）人： | 上海市信息網絡有限公司 |
| 主分類號： | G06F11/36 | 分類號： | G06F11/36;G06F1/08 |
| 代理公司： | 上海浦一知識產權代理有限公司 31211 | 代理人： | 王江富 |
| 地址： | 200081 上海*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 處理器 芯片 調試 系統 | ||
1.一種處理器芯片調試系統，其特征在于，其包括仿真芯片(2)、調試模塊(3)和時鐘發生模塊(5)；
所述調試模塊(3)，通過時鐘輸出信號線(7)與仿真芯片(2)時鐘信號輸入端連接，通過外部時鐘輸入信號線(6)連接調試系統之外的外部設備的外部時鐘信號輸出端，通過內部時鐘輸入信號線(8)與時鐘發生模塊(5)的內部時鐘信號輸出端相連；
所述調試模塊(3)，當外部時鐘輸入信號線(6)上有外部時鐘信號時，將所述外部時鐘輸入信號線(6)連通所述時鐘輸出信號線(7)，否則將所述內部時鐘輸入信號線(8)連通所述時鐘輸出信號線(7)。
2.根據權利要求1所述的處理器芯片調試系統，其特征在于，
所述調試模塊(3)包括時鐘檢測模塊(4)；
所述時鐘檢測模塊(4)能檢測外部時鐘輸入信號線(6)上是否有外部時鐘信號。
3.根據權利要求2所述的處理器芯片調試系統，其特征在于，
所述時鐘檢測模塊(4)能實時檢測來自外部設備提供的外部時鐘信號。
4.根據權利要求2所述的處理器芯片調試系統，其特征在于，
當外部時鐘輸入信號線(6)上的電壓高于參考電壓時，所述時鐘檢測模塊(4)輸出有外部時鐘信號。
5.根據權利要求4所述的處理器芯片調試系統，其特征在于，
所述處理器芯片調試系統還包括基準電壓產生電路；
所述處理器調試系統加電后，所述基準電壓產生電路輸出所述參考電壓。
6.根據權利要求1所述的處理器芯片調試系統，其特征在于，
所述處理器調試系統加電期間，所述時鐘發生模塊(5)的內部時鐘信號輸出端始終持續輸出內部時鐘信號到內部時鐘輸入信號線(8)。
7.根據權利要求1所述的處理器芯片調試系統，其特征在于，
所述內部時鐘信號的頻率在仿真芯片(2)正常工作頻率范圍內。
8.根據權利要求1所述的處理器芯片調試系統，其特征在于，
所述仿真芯片(2)使用FPGA實現；
所述調試模塊(3)使用FPGA實現；
所述時鐘檢測模塊(4)使用FPGA實現。
9.根據權利要求1所述的處理器芯片調試系統，其特征在于，
所述時鐘發生模塊(5)采用可調整時鐘源直接數字頻率合成器芯片實現。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海市信息網絡有限公司，未經上海市信息網絡有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011420319.1/1.html，轉載請聲明來源鉆瓜專利網。
