[發明專利]IO器件柵氧制造方法、終端和存儲介質

有效

• 申請號: 202011420133.6
• 申請日: 2020-12-07
• 公開（公告）號: CN112635313B
• 公開（公告）日: 2023-03-24
• 發明（設計）人: 周年云;顧嘉威;劉俊文
• 申請（專利權）人: 華虹半導體（無錫）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦天雷

本發明公開了一種IO器件柵氧制造方法，包括：提供一硅襯底；在硅襯底上形成氧化硅層，在氧化硅層上形成氮化硅層，然后刻蝕形成淺溝槽，并填充氧化硅；表面平坦化；對有源區邊緣進行氧化；刻蝕去除氮化硅；刻蝕去除硅襯底上的氧化硅層；生長柵氧。本發明通過多次氧化能夠避免由于有源區表面和側面進氧量差異，導致有源區邊角出現上翹尖角，邊緣柵氧變薄現象，能提高器件的可靠性，利于提高產品的良品率。

技術領域

本發明涉及集成電路制造領域，特別是涉及一種IO器件柵氧制造方法、終端和存儲介質。

背景技術

隨著芯片應用場景的不斷拓展，關鍵尺寸(CD，Critical Dimension)不斷縮小，柵氧化的厚度的精確控制變得比過去更加重要，芯片上IO器件的需求也在不斷變化。如在55nm邏輯平臺上，除了傳統的2.5V，3.3V的IO器件，還會用到5V，6V等中電壓的IO器件,甚至大于6V的高電壓IO器件。

隨著IO器件應用電壓的升高，器件柵氧也會隨之增厚。當柵氧厚度越來越厚，使用常規方法爐管生長柵氧后，由于有源區表面和側面進氧量差異，導致有源區邊角出現上翹尖角，邊緣柵氧變薄現象，如圖1所示，對于器件后續的可靠性有極大失效風險，不利于提高產品的良品率。

發明內容

在發明內容部分中引入了一系列簡化形式的概念,該簡化形式的概念均為本領域現有技術簡化，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明要解決的技術問題是提供一種能避免由于有源區表面和側面進氧量差異，導致有源區邊角出現上翹尖角，邊緣柵氧變薄現象的IO器件柵氧制造方法。

相應的，本發明還提供了一種執行所述IO器件柵氧制造方法的終端設備和一種實現所述IO器件柵氧制造方法中步驟程序的存儲介質。

解決上述技術問題，本發明提供一種IO器件柵氧制造方法，包括以下步驟：

S1，提供一硅襯底；

S2，在硅襯底上形成氧化硅層，在氧化硅層上形成氮化硅層，然后刻蝕形成淺溝槽，并填充氧化硅；

S3，表面平坦化；

S4，對有源區邊緣進行氧化；

S5，刻蝕去除氮化硅；

S6，刻蝕去除硅襯底上的氧化硅層；

S7，生長柵氧。

可選擇的，進一步改進所述的IO器件柵氧制造方法，步驟S3中，通過CMP工藝進行平坦化。

可選擇的，進一步改進所述的IO器件柵氧制造方法，步驟S5中，通過濕法刻蝕去除氮化硅。

可選擇的，進一步改進所述的IO器件柵氧制造方法，步驟S6中，通過濕法刻蝕去除硅襯底上的氧化硅層。

可選擇的，進一步改進所述的IO器件柵氧制造方法，步驟S4和步驟S7使用不同的爐管氧化。

可選擇的，進一步改進所述的IO器件柵氧制造方法，所述IO器件為55nm邏輯平臺器件。

可選擇的，進一步改進所述的IO器件柵氧制造方法，所述IO器件為大于等于5V的IO器件。

為解決上述技術問題，本發明提供一種終端設備，其用于執行上述任意一項所述IO器件柵氧制造方法。

為解決上述技術問題，本發明提供一種計算機可讀存儲介質，其存儲有計算機程序，所述計算機程序被處理器執行時，實現上述任意一項所述IO器件柵氧制造方法中的步驟。