[發明專利]一種基于FPGA和高精度延時芯片的數字信號延時方法

在審

• 申請號: 202011415964.4
• 申請日: 2020-12-07
• 公開（公告）號: CN112558519A
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 劉金鑫;吳軍;袁晨;葉岑明;杜亞飛;楊波
• 申請（專利權）人: 中國工程物理研究院核物理與化學研究所
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 中國工程物理研究院專利中心 51210
• 代理人: 張曉林

本發明公開了一種基于FPGA和高精度延時芯片的數字信號延時方法，該方法首先利用用戶設置的延時時長T、延時后輸出脈沖的寬度Tw和測量得到的輸入信號相對于FPGA時鐘的時間值T1計算數字信號前沿或后沿的延時參數；之后利用延時參數，對數字信號進行延時處理；最后通過邏輯運算合成經過延時處理的信號前沿和后沿，獲得延時和寬度均精確可調的輸出脈沖。本發明公開的數字信號延時方法，利用FPGA和高精度延時芯片，采用粗延時結合中延時和細延時的數字信號延時方式，有效降低了信號延時抖動，提高了延時分辨率，本發明公開的方法的多數功能在一片芯片內完成，硬件電路簡單可靠，集程度高，有效降低了延時誤差。

技術領域

本發明屬于電子學技術領域，尤其涉及一種基于FPGA和高精度延時芯片的數字信號延時方法。

背景技術

在現代的大型物理實驗中，各電子學設備和儀器一般都利用電脈沖觸發信號來進行啟停，或者在試驗中利用脈沖觸發信號觸發試驗設備的某項功能。圖1為現有的典型大型物理試驗的裝置結構示意圖，從圖中可以看出各設備或儀器的位置擺放不同，除此之外由于各設備實現的功能和儀器設備啟停時序要求也不同，因此對輸入設備或儀器的電脈沖觸發信號的時間和寬度的要求也有所不同。在一些有較高要求的實驗中，設備和儀器不僅要求觸發信號的時間和寬度的分辨率達到10ps級，而且還對電脈沖觸發信號的抖動和上升時間也有嚴格要求。為解決上述問題，在大型物理實驗的觸發系統往往采用高精度延時儀器對各電子學設備和儀器的觸發信號分別進行延時和寬度設置。

傳統的基于模擬時間-幅度變換器(TAC)和模擬游標卡尺的延時儀器由于電路復雜、集成度低、成本高昂、功耗較高，已逐漸被數字延時儀所取代。

現有的數字延時方法有以下兩類：第一類是采用高精度延時芯片實現延時，由于該方法中不對信號進行粗延時處理，其延時的動態范圍取決于延時芯片，一般延時芯片的動態范圍只有幾個微秒。因此雖然這種方法的延時分辨可達10ps級，但其延時動態范圍卻只有幾個微秒，達不到大型物理實驗的要求；

第二類是采用現場可編程邏輯門陣列(FPGA)芯片構建粗計數器實現延時，這種方法的延時動態范圍較大，可以滿足實驗要求，但由于其延時的分辨能力由粗計數器的時鐘周期決定，時鐘周期往往是納秒級，因此這種方法的分辨能力卻只有納秒級。

因此，亟需一種數字信號延時方法，該方法能夠實現ps級的延時分辨及大動態范圍的時間延時，并能夠降低延時抖動。

發明內容

有鑒于此，本發明提供一種基于FPGA和高精度延時芯片的數字信號延時方法。

為達此目的，本發明采用以下技術方案：一種基于FPGA和高精度延時芯片的數字信號延時方法，所述方法包括以下步驟：

S1：用戶根據需求設置輸入信號的延時時長T與延時后輸出脈沖的寬度Tw；

S2：利用TDC測量輸入信號相對于FPGA時鐘的時間值T1；

S3：利用參數T、Tw和T1分別計算數字信號前沿或后沿的延時參數；

S4：利用步驟S3中計算的延時參數，對數字信號前沿和后沿進行延時處理；

S5：通過邏輯運算合成經過延時處理的信號前沿和后沿，獲得延時和寬度均精確可調的輸出脈沖。

優選的，所述步驟S1中參數T和Tw滿足如下關系：T＜Tclk×(2ⁿ-1)，T+Tw＜Tclk×(2ⁿ-1)，其中，n為粗計數器的位數，Tclk為粗延時器的延時時鐘周期。

優選的，上述步驟S2中的時間-數字變換器(TDC)為FPGA內構建的TDC和FPGA芯片外的專用TDC芯片中的任意一種。

優選的，上述步驟S3中信號前沿延時參數與參數T和T1相關，后沿延時參數與參數T、Tw和T1均相關。