[發明專利]一種基于自動測試系統的同步測試裝置及方法

有效

• 申請號: 202011415579.X
• 申請日: 2020-12-07
• 公開（公告）號: CN112798925B
• 公開（公告）日: 2022-10-28
• 發明（設計）人: 王慶
• 申請（專利權）人: 中國船舶重工集團公司第七0九研究所
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 武漢河山金堂專利事務所(普通合伙) 42212
• 代理人: 胡清堂

本發明公開了一種基于自動測試系統的同步測試裝置，包括驅動單元和比較單元，驅動單元設有與自動測試系統驅動信號端和被測集成電路時鐘相連的信號輸入端，驅動單元設有與被測集成電路信號輸入端相連的信號輸出端；比較單元設有與自動測試系統時鐘和被測集成電路信號輸出端相連的輸入端，比較單元設有與自動測試系統相連的信號輸出端。本發明還公開了一種基于自動測試系統的同步測試方法，步驟如下：1、驅動單元將驅動信號發送給被測集成電路；2、比較單元將響應信號發送給自動測試系統；3、自動測試系統將響應信號與其時鐘比較。本發明能夠解決自動測試系統與被測集成電路之間的時鐘匹配和同步測試的問題，可以廣泛應用于集成電路測試領域。

技術領域

本發明涉及集成電路測試技術，特別是涉及一種基于自動測試系統的同步測試裝置及方法。

背景技術

目前，集成電路的測試主要依靠自動測試系統(ATE)進行測試，自動測試系統對被測集成電路(DUT)施加激勵向量和接收響應。但是現在很多集成電路自帶時鐘，這些時鐘本身具有誤差，無法與自動測試系統的時鐘周期完全匹配，造成測試結果不穩定。因此，需要發明一種測試方法，解決自動測試系統與被測集成電路之間的時鐘匹配和同步測試問題。

發明內容

本發明的目的是為了克服上述背景技術的不足，提供一種基于自動測試系統的同步測試裝置及方法，使其能夠解決自動測試系統與被測集成電路之間的時鐘匹配和同步測試的問題。

本發明提供的一種基于自動測試系統的同步測試裝置，包括均與自動測試系統和被測集成電路相連的驅動單元和比較單元，所述驅動單元設有分別與自動測試系統驅動信號端和被測集成電路時鐘相連的信號輸入端，所述驅動單元設有與被測集成電路信號輸入端相連的信號輸出端；所述比較單元設有分別與自動測試系統時鐘和被測集成電路信號輸出端相連的信號輸入端，所述比較單元設有與自動測試系統比較信號端相連的信號輸出端。

在上述技術方案中，所述驅動單元包括延時模塊和第一同步模塊，所述第一同步模塊的信號輸入端設有分別與自動測試系統驅動信號端和被測集成電路時鐘相連的信號輸入端，所述延時模塊設有與被測集成電路信號輸入端相連的信號輸出端，所述第一同步模塊的信號輸出端與延時模塊的信號輸入端相連。

在上述技術方案中，所述比較單元具有第二同步模塊，所述第二同步模塊設有分別與自動測試系統時鐘和被測集成電路信號輸出端相連的信號輸入端，所述第二同步模塊設有設有與自動測試系統比較信號端相連的信號輸出端。

在上述技術方案中，所述第一同步模塊和第二同步模塊均為鎖存器。

在上述技術方案中，還包括對第一同步模塊、第二同步模塊和延時模塊做使能控制和參數控制的控制單元，所述控制單元的控制端與延時模塊的受控端相連，所述控制單元的控制端與第一同步模塊的受控端相連，所述控制單元的控制端與第二同步模塊的受控端相連。

在上述技術方案中，所述控制單元是作為CPU或單片機的微控制器。

在上述技術方案中，所述延時模塊為FPGA(Field Programmable Gate Array，現場可編程門陣列)。

本發明還提供了一種基于自動測試系統的同步測試方法，包括如下步驟：S1、驅動單元將自動測試系統產生的驅動信號進行處理后發送給被測集成電路；S2、比較單元將被測集成電路產生的響應信號進行處理后發送給自動測試系統；S3、所述自動測試系統的比較信號端將響應信號與自動測試系統時鐘進行比較同步。

在上述技術方案中，所述步驟S1中，所述驅動單元處理自動測試系統產生的驅動信號之前，控制單元對驅動單元做使能控制和參數控制；所述步驟S2中，所述比較單元處理被測集成電路產生的響應信號之前，所述控制單元對比較單元做使能控制和參數控制。