[發明專利]一種基于自動測試系統的同步測試裝置及方法

有效

• 申請號: 202011415579.X
• 申請日: 2020-12-07
• 公開（公告）號: CN112798925B
• 公開（公告）日: 2022-10-28
• 發明（設計）人: 王慶
• 申請（專利權）人: 中國船舶重工集團公司第七0九研究所
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 武漢河山金堂專利事務所(普通合伙) 42212
• 代理人: 胡清堂

1.一種基于自動測試系統的同步測試裝置，其特征在于：包括均與自動測試系統和被測集成電路相連的驅動單元和比較單元，所述驅動單元設有分別與自動測試系統驅動信號端和被測集成電路時鐘相連的信號輸入端，所述驅動單元設有與被測集成電路信號輸入端相連的信號輸出端；所述比較單元設有分別與自動測試系統時鐘和被測集成電路信號輸出端相連的信號輸入端，所述比較單元設有與自動測試系統比較信號端相連的信號輸出端；

所述驅動單元包括延時模塊和第一同步模塊，所述第一同步模塊的信號輸入端設有分別與自動測試系統驅動信號端和被測集成電路時鐘相連的信號輸入端，所述延時模塊設有與被測集成電路信號輸入端相連的信號輸出端，所述第一同步模塊的信號輸出端與延時模塊的信號輸入端相連；

所述比較單元具有第二同步模塊，所述第二同步模塊設有分別與自動測試系統時鐘和被測集成電路信號輸出端相連的信號輸入端，所述第二同步模塊設有與自動測試系統比較信號端相連的信號輸出端；

所述第一同步模塊和第二同步模塊均為鎖存器；

還包括對第一同步模塊、第二同步模塊和延時模塊做使能控制和參數控制的控制單元，所述控制單元的控制端與延時模塊的受控端相連，所述控制單元的控制端與第一同步模塊的受控端相連，所述控制單元的控制端與第二同步模塊的受控端相連。

2.根據權利要求1所述的基于自動測試系統的同步測試裝置，其特征在于：所述控制單元是作為CPU或單片機的微控制器。

3.根據權利要求2所述的基于自動測試系統的同步測試裝置，其特征在于：所述延時模塊為FPGA。

4.一種基于自動測試系統的同步測試方法，其特征在于：包括如下步驟：

S1、驅動單元將自動測試系統產生的驅動信號進行處理后發送給被測集成電路；

S2、比較單元將被測集成電路產生的響應信號進行處理后發送給自動測試系統；

S3、所述自動測試系統的比較信號端將響應信號與自動測試系統時鐘進行比較同步；

所述步驟S1中，所述驅動單元處理自動測試系統產生的驅動信號之前，控制單元對驅動單元做使能控制和參數控制；

所述步驟S2中，所述比較單元處理被測集成電路產生的響應信號之前，所述控制單元對比較單元做使能控制和參數控制；

所述驅動單元包括延時模塊和第一同步模塊，所述比較單元具有第二同步模塊，所述控制單元是的微控制器；

所述步驟S1的具體過程如下：

S11、所述控制單元對第一同步模塊進行使能控制，對延時模塊和自動測試系統時鐘進行編程處理；

S12、所述第一同步模塊以被測集成電路產生的時鐘為基準，將自動測試系統產生的驅動信號進行鎖存處理，使得自動測試系統產生的驅動信號與被測集成電路的時鐘信號同步；

S13、所述延時模塊對鎖存處理后的驅動信號進行延時處理，使驅動信號滿足被測集成電路信號的建立時間要求；

所述步驟S2的具體過程如下：

S21、所述控制單元對第二同步模塊進行使能控制，對被測集成電路時鐘進行編程處理；

S22、所述第二同步模塊以自動測試系統的時鐘為基準，將被測集成電路產生的響應信號進行鎖存處理，讓被測集成電路產生的響應信號與自動測試系統的時鐘周期同步。